-
公开(公告)号：CN113593624A
公开(公告)日：2021-11-02
申请号：CN202110734397.7
申请日：2021-06-30
Applicant: 北京大学
Abstract: 本发明提供一种存内逻辑电路，存内逻辑电路包括：逻辑输入单元、参考比较单元、逻辑处理单元、CMOS传输门、以及逻辑输出一晶体管一存储器单元；逻辑输入单元包括：第一NMOS晶体管、并联连接至第一NMOS晶体管的源端的第一逻辑输入一晶体管一存储器单元和第二逻辑输入一晶体管一存储器单元；参考比较单元包括：第二NMOS晶体管、第一参考比较一晶体管一存储器单元和第二参考比较一晶体管一存储器单元；第一NMOS晶体管和第二NMOS晶体管的漏端分别连接第一电流灵敏放大器的两个输入端；逻辑处理单元的输出端连接CMOS传输门的控制端；CMOS传输门的输入端接收置位信号，输出端连接逻辑输出一晶体管一存储器单元。
-
公开(公告)号：CN113160869A
公开(公告)日：2021-07-23
申请号：CN202110293251.3
申请日：2021-03-12
Applicant: 北京大学
Abstract: 本发明公开了一种CAM器件及其操作方法。其中，该CAM器件的操作方法，包括步骤S1‑S3。在步骤S1中，基于预设存储规则，将待搜索数据存储到CAM器件的CAM单元；在步骤S2中，将待查找数据转换为字线电压施加到CAM单元的字线上；在步骤S3中，对待查找数据与待搜索数据进行匹配操作，以完成查找搜索过程；其中，CAM单元包括第一晶体管和第二晶体管。第二晶体管与第一晶体管相邻，且基于源极‑漏极连接的形式与第一晶体管串联；其中，第一晶体管和第二晶体管为3D NAND FLASH存储阵列中的存储单元，CAM单元用于存储多比特数据。本公开实施例中基于3D NAND FLASH的CAM器件待机功耗极低，器件整体尺寸可以控制到更小，同时极大地提升了整个存储系统的数据容量。
-
公开(公告)号：CN111462792A
公开(公告)日：2020-07-28
申请号：CN202010179205.6
申请日：2020-03-13
Applicant: 北京大学
Abstract: 本公开是一种基于3D NAND FLASH存储阵列的TCAM及其操作方法。该TCAM包括：数据输入单元，包括上下两个相邻的字线，用于加载待搜索数据；数据存储单元，包括上下两个相邻的FLASH存储单元，预先存储数据库数据，以与待搜索数据进行内容比较；控制驱动单元，包括漏极选择管、源极选择管、漏极选择线、源极选择线和位线，用于逻辑功能的控制；匹配结果输出单元，包括一源线，输出三态内容寻址存储器对待搜索数据的查找和匹配结果。由于3D NAND FLASH是非易失性存储器，掉电之后存储的数据不会丢失，在非查找状态不需持续供电，所以相比传统的基于SRAM的TCAM而言，本公开的TCAM没有待机功耗，能够明显降低静态功耗，有效减小电路面积，对未来TCAM系统的设计和应用具有重要意义。
-
公开(公告)号：CN107273972B
公开(公告)日：2019-09-13
申请号：CN201710330263.2
申请日：2017-05-11
Applicant: 北京大学
Abstract: 本发明公开一种基于阻变器件和适应‑激发神经元的神经形态系统及实现方法，系统包括阻变器件交叉阵列、前神经元、后神经元、全局动态阈值控制电路、控制逻辑模块、电压调节模块、样例输入、标签输入、结果输出。该系统采用了阻变器件作为电子突触，并提出了新的适应‑激发神经元的结构和操作模式，从而优化了系统的面积和操作方面，解决了同类系统所面临的训练问题。
-
公开(公告)号：CN108878646A
公开(公告)日：2018-11-23
申请号：CN201810688986.4
申请日：2018-06-28
Applicant: 北京大学
CPC classification number: H01L45/08 , G11C13/0002
Abstract: 本发明提供了一种阻变器件多级稳定阻态实现方法及电子设备，所述方法包括：对于待处理的阻变器件，通过调节所述阻变器件set过程与reset过程的激励信号条件，获取多个set与reset激励信号条件匹配对，所述多个set与reset激励信号条件匹配对分别对应多个稳定且相互能够区分的阻态；所述多个稳定且相互能够区分的阻态是指多个阻态中每个阻态的相对标准差小于预设标准差阈值，且多个阻态中每两个相邻的阻态之间的高低电阻比值大于预设电阻比阈值；set过程是指所述阻变器件由高阻状态HRS到低阻状态LRS的过程；reset过程是指所述阻变器由低阻状态LRS到高阻状态HRS的过程。本发明提供的阻变器件多级稳定阻态实现方法，能够得到多个稳定且相互能够区分的阻态。
-
Patent Agency Ranking
公开(公告)号：CN105264775B
公开(公告)日：2018-01-19
申请号：CN201380039287.2
申请日：2013-12-31
Applicant: 北京大学
IPC: H03K19/20
CPC classification number: G06F7/5013 , G06F7/607
Abstract: 公开了一种基于阻变器件的全加器及其操作方法。利用基于阻变器件的交叉阵列构成多位全加器电路，其中本位和数据非挥发性存储于交叉阵列主对角线上，进位数据存储于主对角线两侧相邻单元。利用存储回路(串扰回路)的连通与否存储进位数据。本技术大幅简化了多位全加器电路。减少进位信号产生的额外电路，减少电路延时和芯片面积，并使加法器具有非挥发性存储的能力。
-
公开(公告)号：CN106844223A
公开(公告)日：2017-06-13
申请号：CN201611190709.8
申请日：2016-12-20
Applicant: 北京大学
CPC classification number: G06F12/0238 , G11C13/0023 , G11C13/004 , G11C13/0069
Abstract: 本发明提供了一种数据搜索系统及方法，用于搜索存储模块中是否有与查询信息数据匹配的已存储信息数据。所述数据搜索系统包括存储模块、控制模块、特征提取模块，所述存储模块包括至少一个存储单元，所述存储单元包括忆阻器件交叉阵列、读写单元、译码器和多路选通器，所述特征模块用于提取查询数据的特征值。所述数据搜索方法中，数据的匹配对比过程和数据存储在控制模块的控制下均在忆阻器件交叉阵列中完成，因此极大地减少了数据传输量，同时利用忆阻器件交叉阵列的并行运算特点极大地提高了数据搜索速度。
-
公开(公告)号：CN104091887B
公开(公告)日：2017-02-15
申请号：CN201410183020.7
申请日：2014-04-30
Applicant: 上海北京大学微电子研究院
CPC classification number: Y02E10/549
Abstract: 本发明公开了一种基于全溶胶凝胶工艺的钙钛矿太阳能电池及其制备方法，所述基于全溶胶凝胶工艺的钙钛矿太阳能电池从上到下依次为导电玻璃基片(14)、金属氧化物层(13)、钙钛矿膜层(12)、空穴传输层(11)、背电极接触层述背电极接触层(10)为氧化铟锡ITO层，替代了传统的Au、Ag等，同时使用BaTiO3、ZnO、SnO2等作为金属氧化物层，实现了制备过程使用溶胶凝胶工艺，降低制造成本的同时简化了制备过程，有利于大面积制造。(10)；所述导电玻璃基片(14)上有导电薄膜；所
-
公开(公告)号：CN103762973B
公开(公告)日：2016-09-07
申请号：CN201310741039.4
申请日：2013-12-27
Applicant: 北京大学
IPC: H03K19/0944
Abstract: 本发明提供一种基于RRAM的可调幅脉冲产生电路及调节其脉冲幅度的方法，包括顺序连接的一个积分器和一个微分器，其特征在于，所述积分器中的输入电阻为一个带有阻值调节电路的第一RRAM，所述微分器中的反馈电阻为一个带有阻值调节电路的第二RRAM。本发明通过利用RRAM多阻态的特点实现了一种可调幅脉冲产生电路，并且可以在任意时刻对产生脉冲的幅度进行修改，通过利用RRAM作为逻辑器件，进一步拓宽了RRAM的应用领域。
-
公开(公告)号：CN103904118B
公开(公告)日：2016-08-31
申请号：CN201410085379.0
申请日：2014-03-10
Applicant: 北京大学
IPC: H01L29/78 , H01L21/77 , H01L25/065
Abstract: 本发明公开了一种具有存储器功能的场效应晶体管及其三维集成方法，由上选择管和下选择管及中间的存储单元组成三维结构，且所有的晶体管均为竖直结构，与水平晶体管相比竖直晶体管的布局面积更小，从而可以提高RRAM的集成密度，进一步降低成本。该方法包括：在衬底上依次沉积SiO2、下选择管的重掺杂多晶硅控制栅层、SiO2，通过反应离子刻蚀SiO2、多晶硅、SiO2层形成下选择管的沟道区域；顺序沉积多晶硅层和SiO2层，反应离子刻蚀沉积的SiO2和多晶硅层，形成存储单元的沟道通孔；沉积上选择管的重掺杂多晶硅控制栅层和SiO2，通过反应离子刻蚀多晶硅层和SiO2层，形成上选择管的沟道区域。
-
-
-
-
-
-
-
-
-
Search Results
213
records
(took 0.028 seconds)
