-
公开(公告)号：CN116562685A
公开(公告)日：2023-08-08
申请号：CN202310440227.7
申请日：2023-04-23
Applicant: 国网江苏省电力有限公司连云港供电分公司 , 东南大学 , 国网江苏省电力有限公司
IPC: G06Q10/0639 , G06Q50/06 , G06F18/214 , G06N3/0499
Abstract: 本发明公开了一种考虑增量配电网支撑的电力系统韧性评估方法及系统，涉及电力系统技术领域，包括以下步骤：接收IEEE标准节点数据集，并且在IEEE标准节点数据集的标准节点负荷附近进行高斯采样，生成节点负荷样本集；接收电网相关数据，将电网相关数据输入预先建立的添加时间采样的连锁故障仿真模型内，得到切负荷量、负荷恢复量和事故链数据，并利用切负荷量、负荷恢复量和事故链数据计算得出韧性指标；将得到的节点负荷样本集和韧性指标输入预先建立的BP神经网络模型内，得到电力系统韧性评估结果。
-
公开(公告)号：CN111446966B
公开(公告)日：2023-05-16
申请号：CN202010372487.1
申请日：2020-05-06
Applicant: 东南大学
IPC: H03M1/38
Abstract: 本发明公开了一种应用于逐次逼近型模数转换器(SAR ADC)的单相时钟高速低功耗动态比较器，包括第一级无尾电流管预放大电路、第二级正反馈锁存电路。预放大电路去除了尾电流管，避免了尾电流管的存在导致的输入管的过驱动电压的下降，并且可以使得垂直方向上的级联结构能有更大的电压裕度，提升了第一级预放大电路的放电速度，之后根据预放大电路输出节点的电压差在第二级进行锁存，在不影响比较器功能的前提下降低了比较器的功耗，从而应用在高速SAR ADC中。相较于传统的两级比较器，本发明在相同的功耗下可以实现更快的比较速度。
-
公开(公告)号：CN110739968B
公开(公告)日：2023-04-14
申请号：CN201910932843.8
申请日：2019-09-29
Applicant: 东南大学
Abstract: 本发明提出了一种适用于过采样SARADC的电容失配误差整形开关电路及方法，属于模数混合集成电路技术领域。本发明通过反馈回前两次的低位(LSB)的量化结果以及电容失配误差，可以实现对电容失配误差的二阶整形。相比于传统的开关算法，需要额外引入一个参考电压，并将LSB电容值变为原来的三倍。本发明的逻辑简单，电路开销少，易于实现，并且电容失配误差的整形效果优良，适合高精度的应用场合。
-
公开(公告)号：CN110460331B
公开(公告)日：2023-04-07
申请号：CN201910653341.1
申请日：2019-07-19
Applicant: 东南大学
IPC: H03L7/18
Abstract: 本发明公开一种满摆幅高速正交二分频电路，包括差分输入对、NMOS交叉耦合对、PMOS交叉耦合对。其中，NMOS交叉耦合对和PMOS交叉耦合对均作为差分输入对的负载，为电路提供负阻；PMOS交叉耦合对的栅极与漏极之间插入电阻，加速PMOS管的导通；两个差分输入对的输入通过交叉耦合连接，差分输入信号分别控制两个尾电流源的栅极，使两个差分对交替导通。图1中所有连线交叉处均有连接点。此种正交二分频结构可以保证在输入频率较高时仍可以正确实现二分频功能，同时输出信号摆幅达到电源电压，对环境因素的影响也不敏感。
-
公开(公告)号：CN110198169B
公开(公告)日：2022-12-13
申请号：CN201910383003.0
申请日：2019-05-09
Applicant: 东南大学
Abstract: 本发明公开了一种适用于SAR ADC的自适应预测型低功耗开关方法，方法基于的SAR ADC包括采样开关、电容阵列、比较器和数字控制逻辑，其中电容阵列包括上电容阵列和下电容阵列；输入信号通过采样开关同相端连接到上电容阵列的顶极板，输入信号通过采样开关反相端连接到下电容阵列的顶极板；上下电容阵列的顶极板分别与比较器的同相输入端、反相输入端相连；比较器的差分输出端通过数字控制逻辑后产生控制信号来控制上下电容阵列的底极板开关，使底极板连接到对应的参考电压上，且控制信号用于控制比较器的时钟。本发明能够通过数字负反馈来自适应地调节预测深度，实现开关功耗最小化。输出共模电平始终保持不变，极大地减小了比较器的设计复杂度。
-
Patent Agency Ranking
公开(公告)号：CN110912556B
公开(公告)日：2022-11-18
申请号：CN201911035870.1
申请日：2019-10-29
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种基于差值均衡的TIADC系统采样时刻失配误差估计方法，用于解决TIADC系统中的通道间采样时刻失配误差的提取问题。通过在数字域设置过零检测单元，同时计算和比较相邻通道ADC输出的平均绝对差值，可以很容易的判断出各通道ADC的采样时钟失配情况。从而可以根据判别的失配信息指导误差补偿模块对采样时刻失配进行修正。本发明可对TIADC中存在的采样时刻失配所引起的误差实现精确估计，能够显著提高TIADC系统的动态性能，同时具有估计速度快，结构设计简单，不受通道数目限制等优点，具有很好的有效性、广泛性和实用性。
-
公开(公告)号：CN110401445B
公开(公告)日：2022-11-18
申请号：CN201910609894.7
申请日：2019-07-08
Applicant: 东南大学
Abstract: 本发明公开了一种低硬件开销的TIADC系统采样时刻失配数字后台校准方法。在拉格朗日内插基础上实现重构滤波器来对采样时刻失配进行补偿。通过简化内插系数的多项表达式，本发明提出的架构相较其他完美重构方法节省了约41％的乘法器另外加法器数量也大大减少。在四通道800MSPS 12‑bit TIADC系统进行仿真验证，结果显示在0.4fs输入信号带宽内TIADC系统能获得至少72dB的SNDR。由于校准算法的全数字实现特征，极其适合运用在FPGA或DSP设备实现数据后处理。同时在高速多通道的TIADC系统中，大大减少的乘法器和加法器数量更容易在片内集成，在不同先进工艺节点之间的转换也更加灵活。
-
公开(公告)号：CN109921787B
公开(公告)日：2022-11-18
申请号：CN201910144990.9
申请日：2019-02-27
Applicant: 东南大学
Abstract: 本发明公开了一种宽牵引范围的鉴频鉴相器，包括：第一至第四触发器、第一至第四锁存器、第一异或门(X1)、第二异或门(X2)、第三异或门(X4)、第四异或门(X6)、第一反相器(X3)、第一同或门(X5)、第二同或门(X7)、第一或非门(X8)、第二或非门(X9)，其中第一至第四触发器的数据输入端分别与时钟clk0、clk45、clk90、clk135相连，且第一至第四触发器的时钟输入端均与输入数据data相连；第一或非门(X8)的输出端连至节点Fdn、第二或非门(X9)的输出端连接至节点Fup。本发明减小了PD周跳，扩大了PD的牵引范围，消除了单独的FD环路，优化了CDR系统的牵引范围、时钟抖动和数据抖动性能，避免了CDR中电路控制权在鉴频环和鉴相环之间来回切换引入的噪声和系统不稳定性。
-
公开(公告)号：CN110971235B
公开(公告)日：2022-11-15
申请号：CN201911035667.4
申请日：2019-10-29
Applicant: 东南大学
IPC: H03M1/38
Abstract: 本发明公开了一种用于修正pipelined SAR ADC中电容失配和级间增益误差的后台校准方法，通过在后台注入伪随机序列PN信号，电容失配和级间运放的增益误差被提取出来并随后被数字校准引擎修正。同时本发明还提出了一种噪声量化器技术，在第一级SAR转换时将级间运放复用为一个额外的比较器，两个比较器对同一个输入信号进行比较，比较结果用于检测余量电压是否处于比较器阈值附近，从而决定是否进行伪随机序列PN信号的注入。本发明能够在不需要额外的模拟电路和时序开销的情况下实现对pipelined SAR ADC中的电容失配和增益误差进行修正，能有效降低信号带内的谐波分量，明显改善信噪比和无杂散动态范围。
-
公开(公告)号：CN113131934B
公开(公告)日：2022-11-08
申请号：CN202110472949.1
申请日：2021-04-29
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种应用于16位低功耗逐次逼近型模数转换器的比较器失调电压校准方法，该方法利用了16位低功耗逐次逼近型模数转换器三段式电容DAC阵列的结构特点，三段式电容DAC阵列分为高、中、低段，其中中、低段的部分电容Cd2和Cd3在传统的转换过程一直接到固定电平上，因此，可以利用这些电容来校准比较器的失调电压。该16位低功耗逐次逼近型模数转换器采用的电容DAC阵列开关切换算法为Vcm‑based开关算法。在校准比较器失调电压的过程中，按照一定的顺序拨动电容Cd2和Cd3，直到比较器输出发生变化。该方法有效降低了比较器的失调电压，提高了16位低功耗逐次逼近型模数转换器的无杂散动态范围。
-
-
-
-
-
-
-
-
-
Search Results
503
records
(took 0.171 seconds)
