公开(公告)号：CN1024730C

公开(公告)日：1994-05-25

申请号：CN91105290.9

申请日：1991-06-29

Applicant: 佳能株式会社

Inventor： 冈部隆彦 ,  门间玄三 ,  让原浩

IPC: H01L21/283 ,  H01L23/544

CPC classification number: H01L23/544 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  Y10S148/102 ,  Y10S438/975 ,  H01L2924/00

Abstract: 一种通过绝缘膜在导电性衬底表面上形成导电膜的半导体器件的对准方法，其特征在于包括：在所述绝缘膜上至少形成两个露出所述衬底表面的开孔的步骤；在所述开孔内选择地沉积导电材料，在所述开孔中至少一个内形成台阶差的步骤；以及至少在所述绝缘膜上形成所述导电膜的步骤；并且利用所述台阶差进行对准。