-
公开(公告)号：CN115842558A
公开(公告)日：2023-03-24
申请号：CN202310148769.7
申请日：2023-02-22
Applicant: 华中科技大学
IPC: H03M13/11 , G06F30/327
Abstract: 本发明公开了一种基于HLS的QC‑LDPC译码器的设计方法及QC‑LDPC译码器，该设计方法将CNU控制器作为CNU阵列中所有CNU的共享成员，而将最小值生成器和R生成器所传输的信号作为不同CNU的非共享成员，定义一个CNU阵列类，其中，以数组的形式定义每个非共享成员，当接收到输入向量Q={q[0],q[1],……,q[N‑1]}，调用CNU控制器在每次遍历完基矩阵中的当前行有效元素后执行循环展开，循环展开包括调用HLS的循环展开指令使非共享成员按照CNU的工作方式循环N次，实现N个CNU实例，第i个CNU实例对应处理输入向量中的元素q[i]后输出一个校验结果r[i]，输入向量Q经N个CNU实例处理后输出校验结果R={r[0],r[1],……,r[N‑1]}。由于只针对非共享成员进行循环，共享成员无需循环，因此有效节省了硬件资源并缩短编译时间。
Search Results
11
records
(took 0.025 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
