-
公开(公告)号：CN112083882B
公开(公告)日：2021-12-17
申请号：CN202010921042.4
申请日：2020-09-04
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及存储器技术领域，提供了一种SRAM坏点处理方法、系统、装置、计算机设备和存储介质。该方法包括：通过接收数据访问模块获得的针对SRAM的访问地址，与CPU扫描后在信息寄存器中存储的坏点地址进行匹配，得到访问地址匹配的目标坏点地址，获取与目标坏点地址对应的数据寄存器，从中读写对应的数据内容。本申请提供的方案，将CPU扫描到的坏点地址存储在信息寄存器，并预先为各个坏点地址配置对应的数据寄存器用于存储坏点地址对应的数据内容，使得在SRAM使用过程中，可以对SRAM的坏点情况进行动态管理，通过数据寄存器实现坏点地址对应的SRAM数据内容的读写，实现了对SRAM坏点的替换操作，提高了SRAM坏点管理的效率，并进一步提高了SRAM的可靠性。
-
公开(公告)号：CN111857223A
公开(公告)日：2020-10-30
申请号：CN202010721944.3
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
IPC: G05F1/56
Abstract: 本申请涉及一种芯片电压的调节方法、装置、计算机设备和存储介质。芯片电压调节方法通过获取芯片的初始输出电压值；根据初始输出电压值确定初始裕量码信息；获取芯片的临界裕量码信息。判断初始裕量码信息与临界裕量码信息是否相同，若不相同，则调节芯片的初始过工作电压值，得到目标工作电压值；获取芯片的目标工作电压值下的目标输出电压值，将目标输出电压值作为初始输出电压值，返回执行所述根据初始输出电压值确定初始裕量码信息，直至初始裕量码信息与临界裕量码信息相同。本申请涉及的芯片电压的调节方法能够自适应的调节芯片的电压。
-
公开(公告)号：CN111813179A
公开(公告)日：2020-10-23
申请号：CN202010723215.1
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
IPC: G06F1/10 , G06F1/3206 , G06F1/3225 , G06F9/30
Abstract: 本申请提供了一种模数转换器的控制方法及控制芯片。所述控制方法包括：接收事件触发信号，所述事件触发信号包括外部触发信号或所述控制芯片内部非所述CPU输出的触发信号；响应所述事件触发信号并唤醒模数转换器工作。本申请采用上述方式唤醒所述模数转换器进行工作，整个过程不需要CPU的参与，实现完全的自动化处理，从而降低CPU的功耗，进而提升CPU的工作性能，最终实现提高芯片整体的性能。
-
公开(公告)号：CN111813180B
公开(公告)日：2021-10-08
申请号：CN202010723324.3
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种系统芯片存储控制方法、装置和系统芯片，所述系统芯片存储控制方法应用于系统芯片，所述方法通过接收所述内存模块在第二读时钟周期发送的第一初始读数据，所述第一初始读数据是所述内存模块根据第一地址信息和第一控制信息获取的数据，所述第一地址信息和所述第一控制信息由所述微处理器在第一读时钟周期向所述内存模块发送；在第三读时钟周期，对所述第一初始读数据进行解码纠错，得到第一目标读数据，并将所述第一目标读数据返回至所述微处理器。本申请提供的系统芯片存储控制方法能够解决所述微处理器对所述内存模块控制时存在的时序混乱的问题。
-
公开(公告)号：CN111813180A
公开(公告)日：2020-10-23
申请号：CN202010723324.3
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种系统芯片存储控制方法、装置和系统芯片，所述系统芯片存储控制方法应用于系统芯片，所述方法通过接收所述内存模块在第二读时钟周期发送的第一初始读数据，所述第一初始读数据是所述内存模块根据第一地址信息和第一控制信息获取的数据，所述第一地址信息和所述第一控制信息由所述微处理器在第一读时钟周期向所述内存模块发送；在第三读时钟周期，对所述第一初始读数据进行解码纠错，得到第一目标读数据，并将所述第一目标读数据返回至所述微处理器。本申请提供的系统芯片存储控制方法能够解决所述微处理器对所述内存模块控制时存在的时序混乱的问题。
-
Patent Agency Ranking
公开(公告)号：CN111858141B
公开(公告)日：2021-12-17
申请号：CN202010722164.0
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种系统芯片存储控制装置和系统芯片，系统芯片存储控制装置包括数据寄存器、解码纠错单元和流水线控制单元。所述解码纠错单元与所述数据寄存器信号连接，用于对所述数据寄存器寄存的数据进行解码纠错，得到第一目标读数据，并将所述第一目标读数据返回至所述数据寄存器。所述流水线控制单元与所述数据寄存器的所述解码纠错单元信号连接。本申请提供的系统芯片存储控制装置可以解决所述微处理器对所述内存模块进行读操作时的时序混乱的问题。
-
公开(公告)号：CN111858056B
公开(公告)日：2021-12-17
申请号：CN202010721600.2
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种任务调度方法、装置、计算机设备和存储介质。所述方法包括：根据映射关系，将任务集中的任务映射到处理器集中对应的处理器；将映射到同一处理器的各个任务分别划分至对应的线程中；根据预设调度模式，获取划分到各个线程中的任务的执行顺序，其中，所述预设调度模式包括全局调度模式、局部调度模式和静态调度模式中的至少一种。采用本方法能够通过将任务集中的任务映射到处理器集中对应的处理器上，然后将各个任务划分到对应的线程，并根据预设调度模式获取各个线程中的任务的执行顺序，使得处理器能够根据执行顺序对应的执行相应的任务，避免了处理器在任务处理过程中出现死锁的情况，能够最大化的提高处理器的任务处理性能。
-
公开(公告)号：CN112083882A
公开(公告)日：2020-12-15
申请号：CN202010921042.4
申请日：2020-09-04
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及存储器技术领域，提供了一种SRAM坏点处理方法、系统、装置、计算机设备和存储介质。该方法包括：通过接收数据访问模块获得的针对SRAM的访问地址，与CPU扫描后在信息寄存器中存储的坏点地址进行匹配，得到访问地址匹配的目标坏点地址，获取与目标坏点地址对应的数据寄存器，从中读写对应的数据内容。本申请提供的方案，将CPU扫描到的坏点地址存储在信息寄存器，并预先为各个坏点地址配置对应的数据寄存器用于存储坏点地址对应的数据内容，使得在SRAM使用过程中，可以对SRAM的坏点情况进行动态管理，通过数据寄存器实现坏点地址对应的SRAM数据内容的读写，实现了对SRAM坏点的替换操作，提高了SRAM坏点管理的效率，并进一步提高了SRAM的可靠性。
-
公开(公告)号：CN112083791A
公开(公告)日：2020-12-15
申请号：CN202010969527.0
申请日：2020-09-15
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
IPC: G06F1/3234 , G06F1/3237 , G06F1/3287
Abstract: 本申请涉及一种芯片功耗优化方法、装置、计算机设备和存储介质。采用本申请能够完成了芯片功耗优化的自动管理过程，且能够进一步节省功耗。该方法包括：通过将唤醒模式指令和掉电模式指令分别存储于唤醒模式寄存器和掉电模式寄存器中，响应于上述掉电模式指令，触发掉电使能寄存器启动掉电流程并在掉电流程中控制由上述掉电模式指令指定的电源域进入低功耗模式；接收上述唤醒源信息对应的唤醒源产生的唤醒信号；若该唤醒信号为有效唤醒信号，则控制由上述唤醒模式指令指定的电源域进入上述电源开关模式。
-
公开(公告)号：CN111858056A
公开(公告)日：2020-10-30
申请号：CN202010721600.2
申请日：2020-07-24
Applicant: 南方电网数字电网研究院有限公司 , 南方电网科学研究院有限责任公司 , 浙江大学
Abstract: 本申请涉及一种任务调度方法、装置、计算机设备和存储介质。所述方法包括：根据映射关系，将任务集中的任务映射到处理器集中对应的处理器；将映射到同一处理器的各个任务分别划分至对应的线程中；根据预设调度模式，获取划分到各个线程中的任务的执行顺序，其中，所述预设调度模式包括全局调度模式、局部调度模式和静态调度模式中的至少一种。采用本方法能够通过将任务集中的任务映射到处理器集中对应的处理器上，然后将各个任务划分到对应的线程，并根据预设调度模式获取各个线程中的任务的执行顺序，使得处理器能够根据执行顺序对应的执行相应的任务，避免了处理器在任务处理过程中出现死锁的情况，能够最大化的提高处理器的任务处理性能。
-
-
-
-
-
-
-
-
-
Search Results
404
records
(took 0.08 seconds)
