具有低导通电阻的沟槽DMOS器件

    公开(公告)号:CN101656269A

    公开(公告)日:2010-02-24

    申请号:CN200910072919.0

    申请日:2009-09-18

    Abstract: 本发明提供的是一种具有低导通电阻的沟槽DMOS器件,该沟槽DMOS晶体管单元包括第一导电类型的衬底、第一导电类型的外延层和位于其上的体区,体区具有第二导电类型;至少一个沟槽贯穿体区并延伸进入外延层;沟槽内壁衬有隔离介质层,导电电极位于沟槽中覆盖隔离介质层;第一导电类型的源区位于邻近沟槽的体区上部;它还具有位于紧邻沟槽下端的第二导电类型掺杂区,并且所述第二导电类型掺杂区被第一导电类型掺杂区包围,第一导电类型掺杂区的掺杂浓度高于外延层。本发明提供的沟槽DMOS器件相比传统沟槽DMOS器件具有更低的导通电阻,更易满足功率电子系统的应用要求。

    一种沟槽栅功率半导体器件制造方法

    公开(公告)号:CN101101877A

    公开(公告)日:2008-01-09

    申请号:CN200710072542.X

    申请日:2007-07-20

    Abstract: 本发明公开了一种沟槽栅功率半导体器件制造方法。步骤包括:提供基底材料;在基底上形成第一导电类型的外延层;在外延层内形成第二导电类型体区和沟槽;在沟槽形成弱第一导电类型区域和介质层;在具有介质层的沟槽内侧形成导电区域;在第二导电类型区域表面形成具有第一导电类型的源区;在第二导电类型体区表面形成具有更高掺杂浓度的第二导电类型体接触区;在具有介质层和导电区域的沟槽顶部形成钝化层盖帽;在源区和接触区表面形成扩散阻挡层;最后在形成结构表面形成良好的电接触。本发明在无需额外的掩膜版和复杂工序情况下,能够灵活地控制器件的阈值电压,改善器件槽底区域栅氧化物层的击穿强度以及提高器件的电接触可靠性。

    半导体器件铜电极的图形化方法

    公开(公告)号:CN1945799A

    公开(公告)日:2007-04-11

    申请号:CN200610150978.1

    申请日:2006-11-01

    Inventor: 王颖 曹菲 赵春晖

    Abstract: 本发明提供了一种半导体器件铜电极的图形化方法,本发明是在半导体基底上生长扩散阻挡层,并在扩散阻挡层上生长Cu膜或Cu合金膜。将所得半导体基片在保护性气氛中退火处理,然后缓慢降至室温。在铜膜上旋涂光刻胶,经光刻工序处理后,将附有图形的待腐蚀半导体基片浸入控制在一定温度范围内的腐蚀液中腐蚀。然后,将取出的半导体基片用去离子水冲洗干净,放入剥离液中去胶,然后依次经三氯乙烯和甲醇处理。采用本发明所提供的方法操作简单、成本低廉,无需特殊工艺和特殊设备、生产效率高、适用于制造半导体器件常用的金属电极特别是Cu电极或Cu合金电极,易于推广使用。

    利用反射式光纤谐振腔的宽谱光源驱动的谐振式光纤陀螺及其工作方法

    公开(公告)号:CN118623861A

    公开(公告)日:2024-09-10

    申请号:CN202410869809.1

    申请日:2024-07-01

    Abstract: 本发明属于光学陀螺领域,公开了一种利用反射式光纤谐振腔的宽谱光源驱动的谐振式光纤陀螺及其工作方法。工作光源ASE与环形器CIR的1号端口相连接,环形器CIR的2号端口与微型集成光学芯片MIOC的输入端相连接,微型集成光学芯片MIOC的两个输出端分别与光耦合器OC的两个输入端相连接,光耦合器OC的两个输出端分别与光纤环形谐振器FRR的两个端口相连接,环形器CIR的3号端口与光电探测器PD输入端相连接,光电探测器PD输出端与锁相放大器LIA输入端相连接,锁相放大器LIA的1号输出端与微型集成光学芯片MIOC调制引脚相连接,锁相放大器LIA的2号输出端与低通滤波器LPF的输入端相连接,低通滤波器LPF的输出端输出谐振式光纤陀螺信号。本发明能够解决宽谱光源驱动的谐振式光纤陀螺透射式光纤谐振腔低Q值问题并有效抑制相对强度噪声。

    一种基于自注入锁频的奇异点增强布里渊微光学陀螺

    公开(公告)号:CN115451934A

    公开(公告)日:2022-12-09

    申请号:CN202211184724.7

    申请日:2022-09-27

    Abstract: 本发明提供一种基于自注入锁频的奇异点增强布里渊微光学陀螺,所述DFB与CIR1的1号端口相连接,所述CIR1的2号端口与CIR2的1号端口相连接,所述CIR2的3号端口通过FPF1与CIR1的3号端口相连接,所述CIR2的2号端口与WGMR的1号端口相连接,所述CIR1的2号端口通过AOM与CIR3的1号端口相连接,所述CIR3的2号端口与WGMR的2号端口相连接,所述CIR2的3号端口通过FPF2与PD相连接,所述CIR3的3号端口通过FPF3与PD相连接,所述PD与EC相连接。本发明能够有效抑制奇异点附近的激光噪声,降低陀螺的成本和体积。

    一种采用电压积分输出的电压积分型CMOS图像传感器

    公开(公告)号:CN104660929B

    公开(公告)日:2018-08-31

    申请号:CN201510032730.4

    申请日:2015-01-22

    Abstract: 本发明涉及一种采用电压积分输出的电压积分型CMOS图像传感器。本发明采用电压积分输出的电压积分型CMOS图像传感器,包括光电传感器、电荷积分器、相关双采样或数字相关双采样装置、模数转换器,所述电荷积分器的输出信号经过电压积分器或数字累加器得到积分电压数字值。与电荷积分型CMOS图像传感器相比,本发明利用电荷积分电压在积分时间内所围成的面积来表征光强大小,不再受最大可容纳电荷量的限制,避免了高光条件下由于电荷积分饱和造成的信息损失。

    一种半浮栅晶体管γ射线剂量探测器及探测方法

    公开(公告)号:CN105161566B

    公开(公告)日:2017-11-21

    申请号:CN201510381967.3

    申请日:2015-07-02

    Inventor: 王颖 项智强

    Abstract: 本发明公开了一种半浮栅晶体管γ射线剂量探测器及探测方法。在平面掺杂势垒晶体管的控制栅极与沟道之间的绝缘层中嵌入半浮栅结构,半浮栅结构与n型沟道中的p型势垒层直接接触,半浮栅结构的参杂类型与p型势垒层的参杂类型相同。本发明探测器通过施加偏压使浮栅与沟道之间的pn结正向偏置来复位,相比当前广泛应用的PMOS型和FG‑MOS型探测器简便易行。本发明体积小、灵敏度高、功耗低,适合应用于放射医疗等领域。

    一种辐射探测器串扰隔离及辐射加固像素结构及其制作方法

    公开(公告)号:CN104157659B

    公开(公告)日:2017-02-22

    申请号:CN201410352895.5

    申请日:2014-07-23

    Abstract: 本发明涉及一种辐射探测器串扰隔离及辐射加固像素结构以及辐射探测器串扰隔离及辐射加固像素结构的制作方法。辐射探测器串扰隔离及辐射加固像素结构,包括电极场板,P阱,P+区域,绝缘介质材料,N型体硅,N型MOSFET,P型MOSFET,背部电极,场板金属电极,P+引出电极,连接场板沟槽。根据本发明的带有气隙及沟槽场板的辐射探测器像素结构,在顶层硅MOSFET与中间电极场板间存在气隙隔离结构,该结构可以有效阻止底部电势向顶层硅MOSFET体区扩展,屏蔽辐射电离后在绝缘介质中产生TID效应;电路中MOSFET被与场板电极连接的沟槽硅包围,该结构可以进一步降低电路与传感器间寄生电容,有效屏蔽两部分信号间串扰。

    一种辐射探测器串扰隔离及辐射加固像素结构及其制作方法

    公开(公告)号:CN104157659A

    公开(公告)日:2014-11-19

    申请号:CN201410352895.5

    申请日:2014-07-23

    Abstract: 本发明涉及一种辐射探测器串扰隔离及辐射加固像素结构以及辐射探测器串扰隔离及辐射加固像素结构的制作方法。辐射探测器串扰隔离及辐射加固像素结构,包括电极场板,P阱,P+区域,绝缘介质材料,N型体硅,N型MOSFET,P型MOSFET,背部电极,场板金属电极,P+引出电极,连接场板沟槽。根据本发明的带有气隙及沟槽场板的辐射探测器像素结构,在顶层硅MOSFET与中间电极场板间存在气隙隔离结构,该结构可以有效阻止底部电势向顶层硅MOSFET体区扩展,屏蔽辐射电离后在绝缘介质中产生TID效应;电路中MOSFET被与场板电极连接的沟槽硅包围,该结构可以进一步降低电路与传感器间寄生电容,有效屏蔽两部分信号间串扰。

Patent Agency Ranking