-
公开(公告)号：CN103377154A
公开(公告)日：2013-10-30
申请号：CN201210125461.2
申请日：2012-04-25
Applicant: 无锡江南计算技术研究所
Abstract: 一种存储器的访存控制装置及方法、处理器及北桥芯片。所述存储器的访存控制装置，包括：请求解析单元，用于将访存请求解析成操作命令序列，所述操作命令序列包括若干操作命令；仲裁单元，用于按仲裁条件对所述操作命令序列中的操作命令进行仲裁，以将操作命令发送至所述存储器。相对于现有技术，本发明技术方案通过请求解析单元并行地发送操作命令序列，并利用第一时序约束、第二时序约束和第三时序约束控制发送同一操作命令序列中的当前操作命令和与所述当前操作命令相邻的前一操作命令之间的时间间隔，不仅可以并行访问多个存储体，而且能够并行访问多个存储体组，实现了多维并行访存，显著缩短访存请求的平均处理时间，提高系统整体访存性能。
-
公开(公告)号：CN103020007A
公开(公告)日：2013-04-03
申请号：CN201210574123.7
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
IPC: G06F15/76
Abstract: 本发明提供了一种运算节点板以及运算节点板布局方法。所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。第一处理器和第二处理器的位置相互错开布局，并且第一处理器和第二处理器与任何其它高器件或者热器件也相互错开布局。第一处理器的多路受控电源模块在第一处理器四周分散布局；第二处理器的多路受控电源模块在第二处理器四周分散布局。
-
公开(公告)号：CN102930008A
公开(公告)日：2013-02-13
申请号：CN201210423150.4
申请日：2012-10-29
Applicant: 无锡江南计算技术研究所
IPC: G06F17/30
Abstract: 一种向量查表方法以及处理器。第一多次查表指令字段用于标示向量查表操作，第二、第三多次查表指令字段为源操作数寄存器的索引号，第四多次查表指令字段为目标寄存器的索引号。第二多次查表指令字段指定的寄存器内容为查询基地址，第三多次查表指令字段指定的寄存器内容包含多个待查向量元素相对于查询基地址的偏移值，第四多次查表指令字段指定存放最终查询结果的单个目标寄存器。参照第三多次查表指令字段指定的寄存器内容的拼接格式，拼接成向量查表结果，写入第四多次查表指令字段指定的目标寄存器。待查向量元素偏移值在第三多次查表指令字段指定的寄存器中的位置，规定了对应元素最终在第四多次查表指令字段指定的目标寄存器中的位置。
-
公开(公告)号：CN102800644A
公开(公告)日：2012-11-28
申请号：CN201210324768.5
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H01L23/498 , H01L23/12 , H01L21/58 , H01L21/60
CPC classification number: H01L2224/49171 , H01L2924/30107 , H01L2924/3011 , H01L2924/00
Abstract: 本发明提供了一种DDR信号布线封装基板以及DDR信号布线封装方法。在芯片上对称放置多个DDR存储控制模块。在芯片之外的区域中，与多个DDR存储控制模块相对应地对称布置多个存储控制信号引脚。利用对称布置的多个DDR信号线将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。DDR信号布线封装基板包括依次层叠的地平面层、第一介质层、DDR信号层、第二介质层、以及DDR接口电源平面层；其中DDR接口电源平面层和地平面层同时选择作为DDR信号的参考平面层。通过对称布置的多个DDR信号过孔，将多个DDR存储控制模块之一分别相对应地连接至多个存储控制信号引脚之一。参照多个DDR信号过孔的位置相应地对称布置多个地孔。
-
公开(公告)号：CN110727631B
公开(公告)日：2023-08-08
申请号：CN201910863825.9
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
IPC: G06F15/08
Abstract: 本发明公开了一种基于双中板正交与非正交异构互连的H型组装方法。包括将左中板、右中板垂直放置并且将左中板、右中板的一端相互靠近，使左中板、右中板能够形成一个面；在左中板前后两侧面中远离右中板的一侧与右中板前后两侧面中远离左中板的一侧分别水平等数量放置节点插件；在左中板、右中板相互靠近处的一侧面上水平放置若干水平交换插件，使水平交换插件能够同时与左中板、右中板连接，在左中板、右中板相互靠近处的另一侧面上垂直放置若干垂直交换插件，使左中板、右中板上均设置有垂直交换插件。本发明提高节点与交换芯片组装密度，降低节点与交换芯片互连传输距离，提高了互连速率。
-
Patent Agency Ranking
公开(公告)号：CN110602211B
公开(公告)日：2022-06-14
申请号：CN201910870364.8
申请日：2019-09-16
Applicant: 无锡江南计算技术研究所
IPC: H04L67/568 , H04L67/5682 , H04L69/22
Abstract: 一种带异步通知的乱序RDMA方法，包括步骤1：源方获取并记录RDMA消息的消息包信息，根据消息包信息从源方主存读取包数据，并将该包数据和对应的消息包信息封装成RDMA数据包，并发送给目标方；步骤2：在收到目标方返回响应包后，响应计数，收齐响应后，向目标方发送异步通知消息Send包；步骤3：在目标方将Send包写入接收队列并返回响应后，写完成事件。本发明，消息包支持乱序发射，减小对网络和路由方式的限制，使网络的构建更为灵活。使用源方计数的可靠性消息传输机制，保证消息可靠传输，简化硬件设计，节省硬件资源开销。由源方硬件自动发起异步通知消息通知目标方消息完成，实现消息完成事件的快速通知，降低消息延时。
-
公开(公告)号：CN110659144B
公开(公告)日：2022-01-07
申请号：CN201910863824.4
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供支持请求响应多端口异步多播的高吞吐混合仲裁路由方法，属于计算机体系结构与芯片微结构技术领域。该支持请求响应多端口异步多播的高吞吐混合仲裁路由方法包括如下步骤：S1：处理器发出的单FLIT请求/响应包在仲裁过程中，采用混合仲裁机制以得到第一预设单FLIT请求/响应包；S2：在路由接口协议中设计用以支持第一预设单FLIT请求/响应包的多播传输的多播机制，第一预设单FLIT请求/响应包在各输出端口异步传输，各个输出端口在整个多播未完成时处理在该输出端口的后续来包，同时输入端口更新多播信号，当所有目标输出端口传输完成后释放第一预设单FLIT请求/响应包。本发明中异步多播发送匹配混合仲裁机制，两者相结合提升吞吐率。
-
公开(公告)号：CN110727530B
公开(公告)日：2021-02-19
申请号：CN201910861819.X
申请日：2019-09-12
Applicant: 无锡江南计算技术研究所
Abstract: 本发明涉及计算机体系结构与处理器微结构技术领域，具体为一种基于窗口的错误访存请求重传系统及方法。基于窗口的错误访存请求重传系统，包括重传缓冲，用于缓存正在飞行的请求，如果请求完成则将其释放，如果请求出错则根据出错请求的错误类型进行重传；错误监测模块，用于获取出错请求的错误类型。基于窗口的错误访存请求重传方法，包括1）将符合要求的请求进行发射并加入到读FIFO或写FIFO中；2）如果请求出错，则根据出错请求的错误类型通过重传发射FIFO进行重传；如果请求发射正常，则将其释放。本申请能够有效挽救大部分由于DDR4存储器访存链路上信号偶发错误导致的读ECC错、写CRC错和命令地址校验错所带来的故障，使其能够满足访存请求的保序原则。
-
公开(公告)号：CN110572015A
公开(公告)日：2019-12-13
申请号：CN201910870857.1
申请日：2019-09-16
Applicant: 无锡江南计算技术研究所
IPC: H02M1/088
Abstract: 一种基于耦合电感的VRM相数扩展电路，包括PWM控制器，用于输出一PWM控制信号；内置分频电路的分频器，和所述PWM控制器电连接，用于对PWM控制信号进行分频，形成并输出分频控制信号；N相子电路，每相子电路中设置有功率芯片；子电路为偶数相，功率芯片为DrMOS功率芯片，本实施例中，子电路为4相；所述功率芯片，用于接收分频控制信号以实现开通并输出一输出电流i；每两相子电路中的功率芯片的输出电流i流经同一耦合电感，且该两相子电路中的功率芯片所接收的分频控制信号相位相差180度。本发明，在保证电流强度的前提下，使得各相电流均衡，保证VRM电路工作的可靠性和稳定性。
-
公开(公告)号：CN102930008B
公开(公告)日：2015-10-07
申请号：CN201210423150.4
申请日：2012-10-29
Applicant: 无锡江南计算技术研究所
IPC: G06F17/30
Abstract: 一种向量查表方法。第一多次查表指令字段用于标示向量查表操作，第二、第三多次查表指令字段为源操作数寄存器的索引号，第四多次查表指令字段为目标寄存器的索引号。第二多次查表指令字段指定的寄存器内容为查询基地址，第三多次查表指令字段指定的寄存器内容包含多个待查向量元素相对于查询基地址的偏移值，第四多次查表指令字段指定存放最终查询结果的单个目标寄存器。参照第三多次查表指令字段指定的寄存器内容的拼接格式，拼接成向量查表结果，写入第四多次查表指令字段指定的目标寄存器。待查向量元素偏移值在第三多次查表指令字段指定的寄存器中的位置，规定了对应元素最终在第四多次查表指令字段指定的目标寄存器中的位置。
-
-
-
-
-
-
-
-
-
Search Results
42
records
(took 0.03 seconds)
