公开(公告)号：CN219642824U

公开(公告)日：2023-09-05

申请号：CN202320563306.2

申请日：2023-03-21

Applicant: 本田技研工业株式会社

Inventor： 米田真也 ,  中村研贵 ,  前田康宏 ,  塚田能成 ,  小堀俊光 ,  根来佑树

IPC: H01L23/48 ,  H01L23/528

Abstract: 本实用新型提供一种半导体装置，包含设置在至少一半导体基板的表面的主电流电极、电流控制电极以及电压控制电极，并配备把每个电极连接到基板外部的主电流配线、电流控制配线和电压控制配线。所述电压控制电极被绝缘膜覆盖，并在所述表面沿第一方向呈直线状延伸配置。多个电压控制配线沿与第一方向不同的第二方向排列。所述电流控制配线与所述电压控制电极交叉，沿所述第二方向呈直线状延伸配置。所述电流控制配线与设置在多个所述电压控制电极之间的所述电流控制配线下方的所述电流控制电极连接。因此，本实用新型的半导体装置可减少配线层数并借此降低制造成本。而且，源极配线和基极配线交替地配置，有利于获得良好的半导体特性。

公开(公告)号：CN219610441U

公开(公告)日：2023-08-29

申请号：CN202320656480.1

申请日：2023-03-29

Applicant: 本田技研工业株式会社

Inventor： 中村研贵 ,  米田真也 ,  塚田能成 ,  小堀俊光 ,  根来佑树 ,  前田康宏

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

Abstract: 本实用新型提供一种BiMOS半导体装置，包括连续配置的数个BiMOS半导体，每个BiMOS半导体包括：漏电极与形成于漏电极侧的漂移层、源电极与形成于源电极侧的源极接触层、形成在源极接触层旁边的栅电极、形成在漂移层与源极接触层之间的基极层与基电极。基极层包含由栅电极形成的沟道区，基电极与基极层相连。在BiMOS半导体装置中，在连续配置的栅电极之间的漂移层包括柱层，柱层中交替形成有第一导电型与第二导电型的数个柱，且在柱层与基极层之间形成有导电型与基极层不同的中间层。在本实用新型中，即使柱层和柱的数量跟沟道区的数量不匹配，也可以形成电流路径并且有效降低阻值。