-
公开(公告)号:CN102342120A
公开(公告)日:2012-02-01
申请号:CN201080009971.2
申请日:2010-08-05
Applicant: 松下电器产业株式会社
CPC classification number: H04N13/183 , H04N13/156 , H04N13/359 , H04N19/44 , H04N19/597 , H04N19/895
Abstract: 三维图像处理装置(100)具备:L图形解码器(112L)及R图形解码器(112R),将编码的流数据解码为左眼用图像数据及右眼用图像数据;图像输出控制部(122),将解码后的左眼用图像数据及右眼用图像数据输出;控制部(116),在左眼用图像数据及右眼用图像数据中的某一方的图像数据的解码中发生解码错误、并且另一方的图像数据的解码成功的情况下,通过将另一方的图像数据的像素位置错移预先设定的偏移量,模拟地生成一方的图像数据,将模拟地生成的一方的图像数据向图像输出控制部输出;图像输出控制部(122)在一方的图像数据的解码中发生解码错误、并且另一方的图像数据的解码成功的情况下,将另一方的图像数据和模拟地生成的一方的图像数据输出。
-
公开(公告)号:CN1183778C
公开(公告)日:2005-01-05
申请号:CN99105521.7
申请日:1999-02-12
Applicant: 松下电器产业株式会社
CPC classification number: H04N5/44508 , H04N5/4401 , H04N5/44504 , H04N19/423 , H04N19/61 , H04N21/4435
Abstract: 在要求确保OSD数据的存储区域时,数据削减控制部64废弃处于所述显示画面上的规定部位的宏数据块,OSD数据存取音63把OSD数据写入到应写入帧存储装置中被废弃的宏数据块的区域内。这样,只有在要求确保OSD数据的存储区域的情况下,才把对应于帧存储装置内的所述显示画面中的规定部位的区域分配给OSD数据存储区,所以不会伴随图象质量的劣化。
-
公开(公告)号:CN1162010C
公开(公告)日:2004-08-11
申请号:CN97191144.4
申请日:1997-08-28
Applicant: 松下电器产业株式会社
CPC classification number: H04N5/907 , H04N9/64 , H04N19/42 , H04N19/423 , H04N19/61
Abstract: 一种备有将一画面的图象分割成横m象素×纵n象素的多个象素块进行存储的图象存储器的图象译码设备,图象存储器具有行列状的存储区,用于将构成一个象素块的s×t个第一色差分量和构成同一象素块的s×t个第二色差分量存储在从由某行地址和第一列地址特定的开始区到由该行地址和第二列地址特定的结束区的连续区中(图10),将构成同一象素块的m×n个亮度分量存储在从由另外的某行地址和第三列地址特定的另外的开始区到由该行地址和第四列地址特定的结束区的连续区中。
-
公开(公告)号:CN1113289C
公开(公告)日:2003-07-02
申请号:CN98108100.2
申请日:1998-03-03
Applicant: 松下电器产业株式会社
IPC: G06F9/44
CPC classification number: G06F9/4881 , G06F9/30087 , G06F9/3009 , G06F9/3851 , H04N19/42 , H04N19/61
Abstract: 计数器52为初始值设定为“1”、上限值设定为“4”的计数器,与时钟信号同步地按1、2、3、4、1、2、3、4这样来对触发器51中保存的计数值进行计数。此时钟信号是指令译码控制单元11用于指令的执行控制,所以指令译码控制单元11每执行一次指令计数器52即作一次计数。比较器54将计数器52计数得到的值与整数值“4”进行比较,如果二者相一致,即使任务转换信号chg_task_ex值成为高电平值进行消化下一任务的转换。
-
公开(公告)号:CN1383529A
公开(公告)日:2002-12-04
申请号:CN01801735.5
申请日:2001-04-23
Applicant: 松下电器产业株式会社
Abstract: 本发明是用以执行滤波处理的像素运算装置,设有16个像素处理部分1~16及用以供给16个像素数据与滤波器系数的输入缓冲器群22;各像素处理部分,在用输入缓冲器群22供给的像素数据与滤波器系数进行运算后,从邻接的像素处理部分取得像素数据,用所取得的像素数据运算并将运算结果累积。通过重复进行这样的取得与累积操作,进行按重复次数而定的抽头数的滤波处理。
-
公开(公告)号:CN1555620A
公开(公告)日:2004-12-15
申请号:CN01818467.7
申请日:2001-09-04
Applicant: 松下电器产业株式会社
CPC classification number: H04N21/434 , H04N5/4401 , H04N5/50 , H04N21/4347
Abstract: 利用标识符附加电路对TS解码器输出的各PES数据包(packet)的首部附加确定该PES数据包的信道的标识符,利用标识符选择电路从标识符表读出与PES数据包所附加的标识符对应的PID信息,将PES数据包对每个信道存入相对于读出的PID信息而利用控制单元指示的存储体的存储区CH1~CHn,利用解码电路对每个信道将存储的PES数据包解码。
-
公开(公告)号:CN1110963C
公开(公告)日:2003-06-04
申请号:CN98108764.7
申请日:1998-03-25
Applicant: 松下电器产业株式会社
IPC: H04N7/30
CPC classification number: H04N19/507 , H04N19/61
Abstract: 位流分解部111从位流中在每块取出编码块图形、编码量化DCT系数。解码部112把编码块图形解码为块图形,把编码量化DCT系数解码为运行长和有效系数值。反量化部115通过运行长和有效系数值产生正交变换系数。反离散余弦变换部116通过正交变换系数产生差分图象。解码控制部110在是跳跃的块时,对第1选择部118进行控制,以选择把第1常数产生部117输出的“常数0”作为要素的块。第1常数产生部117产生把“常数0”作为各要素的块。第1选择部118利用解码控制部110的控制,选择第1常数产生部7输出的“常数0”。图象存储部120存储已经还原的多个参照帧图象。图象还原部119使从图象存储部120内参照帧图象内读出的参照单位图象和解码的差分图象相加,新产生单位图象。
-
公开(公告)号:CN1232348A
公开(公告)日:1999-10-20
申请号:CN99105521.7
申请日:1999-02-12
Applicant: 松下电器产业株式会社
CPC classification number: H04N5/44508 , H04N5/4401 , H04N5/44504 , H04N19/423 , H04N19/61 , H04N21/4435
Abstract: 在要求确保OSD数据的存储区域时,数据削减控制部64废弃处于所述显示画面上的规定部位的宏数据块,OSD数据存取部63把OSD数据写入到应写入帧存储装置中被废弃的宏数据块的区域内。这样,只有在要求确保OSD数据的存储区域的情况下,才把对应于帧存储装置内的所述显示画面中的规定部位的区域分配给OSD数据存储区,所以不会伴随图象质量的劣化。
-
公开(公告)号:CN1227953A
公开(公告)日:1999-09-08
申请号:CN99101872.9
申请日:1999-02-04
Applicant: 松下电器产业株式会社
IPC: G11C11/406
CPC classification number: G06F13/1647 , G11C7/1072 , G11C7/22
Abstract: 本发明揭示一种存储器控制装置和存储器控制方法以及存储程序的媒体传送对象单元(11)输出与数据读写有关的命令。地址生成单元(12)根据命令生成控制信号,同时输出读取的最初传送字节数。命令生成单元(13)根据控制信号生成控制命令后控制同步存储器(15)。命令生成单元(13)判断传送字节数后进行控制,使得根据数据传送效率高的命令执行。数据处理单元(14)根据控制命令在传送对象单元(11)与同步存储器(15)之间担任数据传送中介。
-
公开(公告)号:CN1211005A
公开(公告)日:1999-03-17
申请号:CN98108100.2
申请日:1998-03-03
Applicant: 松下电器产业株式会社
IPC: G06F9/44
CPC classification number: G06F9/4881 , G06F9/30087 , G06F9/3009 , G06F9/3851 , H04N19/42 , H04N19/61
Abstract: 计数器52为初始值设定为“1”、上限值设定为“4”的计数器,与时钟信号同步地按1、2、3、4、1、2、3、4这样来对触发器51中保存的计数值进行计数。此时钟信号是指令译码控制单元11用于指令的执行控制,所以指令译码控制单元11每执行一次指令计数器52即作一次计数。比较器54将计数器52计数得到的值与整数值“4”进行比较,如果二者相一致,即使任务转换信号chg-task-ex值成为高电平值进行消化下一任务的转换。
-
-
-
-
-
-
-
-
-