公开(公告)号：CN115113113A

公开(公告)日：2022-09-27

申请号：CN202210241929.8

申请日：2022-03-11

Applicant: TDK株式会社

Inventor： 山地勇一郎 ,  原川修 ,  龟野诚

IPC: G01R33/09

Abstract: 本发明的技术问题在于，在具有用于将磁通集中于传感器芯片的聚磁体的磁传感器中，提高磁场的检测灵敏度。本发明的磁传感器(10)具备：传感器芯片(20)，其具有磁性体层(M1～M3)以及磁敏元件(R1～R4)；聚磁体(30)，其覆盖磁性体层(M1)；以及聚磁体(40)，其包含覆盖传感器芯片(20)的背面(22)的主体部(A)、覆盖传感器芯片的侧面(23、24)的突出部(B1、B2)、和覆盖磁性体层(M2、M3)的突出部(C1、C2)。突出部(C1、C2)具有面向磁性体层(M2、M3)的内面(47)，内面(47)的平坦性高于聚磁体(40)的其他至少一个表面。如上所述，由于聚磁体(40)的内面(47)的平坦性提高，因此，能够减小聚磁体(40)的内面(47)与传感器芯片(20)的间隙，由此能够提高磁场的检测灵敏度。

公开(公告)号：CN109154640B

公开(公告)日：2021-03-23

申请号：CN201780032067.5

申请日：2017-05-22

Applicant: TDK株式会社

Inventor： 潮田健太郎 ,  龟野诚 ,  林承彬 ,  大川秀一

IPC: G01R33/09 ,  G01R33/02 ,  H01L43/08

Abstract: [技术问题]提高将四个磁敏元件桥接而成的磁传感器的检测精度。[解决方案]具备设置于传感器基板(20)的表面的磁性体层(41～43)和桥接的磁敏元件(R1～R4)。磁性体层(41)包含主区域(M1)和随着远离主区域(M1)而宽度变窄的收敛区域(S1)，磁性体层(42)包含主区域(M2)和随着远离主区域(M2)而宽度变窄的收敛区域(S5、S7)，磁性体层(43)包含主区域(M3)和随着远离主区域(M3)而宽度变窄的收敛区域(S6、S8)。收敛区域(S1～S4)的端部和收敛区域(S5～S8)的端部分别隔着间隙(G1～G4)而相对，磁敏元件(R1～R4)分别配置于由间隙(G1～G4)形成的磁路上。根据本发明，因为由在各磁敏元件中流通的电流而产生的磁通不对其它磁敏元件带来影响，所以检测精度得到了提高。

公开(公告)号：CN109154640A

公开(公告)日：2019-01-04

申请号：CN201780032067.5

申请日：2017-05-22

Applicant: TDK株式会社

Inventor： 潮田健太郎 ,  龟野诚 ,  林承彬 ,  大川秀一

IPC: G01R33/09 ,  G01R33/02 ,  H01L43/08

Abstract: [技术问题]提高将四个磁敏元件桥接而成的磁传感器的检测精度。[解决方案]具备设置于传感器基板(20)的表面的磁性体层(41～43)和桥接的磁敏元件(R1～R4)。磁性体层(41)包含主区域(M1)和随着远离主区域(M1)而宽度变窄的收敛区域(S1)，磁性体层(42)包含主区域(M2)和随着远离主区域(M2)而宽度变窄的收敛区域(S5、S7)，磁性体层(43)包含主区域(M3)和随着远离主区域(M3)而宽度变窄的收敛区域(S6、S8)。收敛区域(S1～S4)的端部和收敛区域(S5～S8)的端部分别隔着间隙(G1～G4)而相对，磁敏元件(R1～R4)分别配置于由间隙(G1～G4)形成的磁路上。根据本发明，因为由在各磁敏元件中流通的电流而产生的磁通不对其它磁敏元件带来影响，所以检测精度得到了提高。