具有片内终结电路的非易失性存储器和包括其的存储器件

    公开(公告)号:CN115762589A

    公开(公告)日:2023-03-07

    申请号:CN202211404420.7

    申请日:2018-05-16

    Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个,在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT,并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。

    具有片内终结电路的非易失性存储器和包括其的存储器件

    公开(公告)号:CN115762588A

    公开(公告)日:2023-03-07

    申请号:CN202211404105.4

    申请日:2018-05-16

    Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个,在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT,并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。

    存储器封装和包括存储器封装的存储设备

    公开(公告)号:CN114512470A

    公开(公告)日:2022-05-17

    申请号:CN202111317541.3

    申请日:2021-11-08

    Abstract: 一种存储器封装,包括:封装基板,包括重分布层和连接到重分布层的接合焊盘,重分布层包括多个信号路径;缓冲器芯片,安装在封装基板上并包括与多个存储器通道对应的多个芯片焊盘;以及多个存储器芯片,堆叠在封装基板上并被划分为与多个存储器通道对应的多个组,其中,多个存储器芯片中的第一组存储器芯片通过第一布线连接到多个芯片焊盘中的第一芯片焊盘,并且其中多个存储器芯片中的第二组存储器芯片通过第二布线和多个信号路径中的至少一部分信号路径连接到多个芯片焊盘中的第二芯片焊盘。

    存储器设备和存储器系统
    25.
    发明公开

    公开(公告)号:CN114446376A

    公开(公告)日:2022-05-06

    申请号:CN202111200481.7

    申请日:2021-10-14

    Abstract: 一种存储器设备包括:多相时钟发生器,产生多个分频时钟信号;第一纠错块,接收多个分频时钟信号中的第一分频时钟信号;第一数据多路复用器,发送对应于第一分频时钟信号的第一最低有效位数据;第二纠错块,接收第一分频时钟信号;以及第二数据多路复用器,发送对应于第一分频时钟信号的第一最高有效位数据。第一纠错块接收第一最低有效位数据,并校正第一最低有效位数据的切换时间。第二纠错块接收第一最高有效位数据,并校正第一最高有效位数据的切换时间。

    生成多电平信号的方法和基于多电平信号发送数据的方法

    公开(公告)号:CN114078504A

    公开(公告)日:2022-02-22

    申请号:CN202110922990.4

    申请日:2021-08-12

    Abstract: 提供了生成多电平信号的方法和基于多电平信号发送数据的方法。生成具有彼此不同的三个或更多个电压电平中的一个电压电平的多电平信号的方法包括:执行第一电压设置操作,在第一电压设置操作中,第一电压间隔和第二电压间隔被调整为彼此不同的,其中,第一电压间隔表示第一对相邻的电压电平之间的差,第二电压间隔表示第二对相邻的电压电平之间的差;执行第二电压设置操作,在第二电压设置操作中,电压摆幅宽度被调整,电压摆幅宽度表示所述三个或更多个电压电平之中的最低电压电平与最高电压电平之间的差;以及基于包括两个或更多个位的输入数据、第一电压设置操作的结果以及第二电压设置操作的结果,生成作为多电平信号的输出数据信号。

    半导体封装
    27.
    发明公开

    公开(公告)号:CN110675897A

    公开(公告)日:2020-01-10

    申请号:CN201910102897.1

    申请日:2019-01-31

    Abstract: 可以提供一种半导体封装,包括:第一主从状态电路,被配置为独立于第二主从状态电路存储第一信号或第二信号中的一个,响应于从第一初始化电路接收到第一初始信号而存储第一信号;第二主从状态电路,被配置为存储第一信号或第二信号中的一个,响应于从第二初始化电路接收到第二初始信号而存储第一信号;第一初始化电路,被配置为向第一主从状态电路提供第一初始信号;第二初始化电路,被配置为向第二主从状态电路提供第二初始信号;以及第一主从确定电路,连接到第二主从状态电路,第一主从确定电路被配置为向第二主从状态电路提供第二信号。

    半导体封装
    28.
    发明授权

    公开(公告)号:CN110675897B

    公开(公告)日:2025-05-16

    申请号:CN201910102897.1

    申请日:2019-01-31

    Abstract: 可以提供一种半导体封装,包括:第一主从状态电路,被配置为独立于第二主从状态电路存储第一信号或第二信号中的一个,响应于从第一初始化电路接收到第一初始信号而存储第一信号;第二主从状态电路,被配置为存储第一信号或第二信号中的一个,响应于从第二初始化电路接收到第二初始信号而存储第一信号;第一初始化电路,被配置为向第一主从状态电路提供第一初始信号;第二初始化电路,被配置为向第二主从状态电路提供第二初始信号;以及第一主从确定电路,连接到第二主从状态电路,第一主从确定电路被配置为向第二主从状态电路提供第二信号。

    用于接收数据信号的接收器、通信系统及其操作方法

    公开(公告)号:CN119071114A

    公开(公告)日:2024-12-03

    申请号:CN202410574716.6

    申请日:2024-05-10

    Abstract: 提供了一种用于接收数据信号的接收器、通信系统及其操作方法。所述用于接收数据信号的接收器包括:模数转换器,被配置为:将数据信号转换为数字数据;先进先出缓冲器,被配置为:通过参考逗号索引来确定数字数据的帧边界,以根据确定的帧边界以数据帧为单位输出数字数据;判决反馈均衡器,被配置为:通过判决反馈均衡操作来处理从先进先出缓冲器输出的数据帧,其中,在数据帧的判决反馈均衡操作中使用的反馈数据使用预定的固定模式;以及逗号检测器,被配置为:通过将数据帧的确定值与预定的固定模式进行比较来生成逗号索引。数据帧可包括存储消息的先前数据字段和与固定模式具有相同位值的后续逗号字段。

    发送和接收数据的设备和方法及包括其的半导体封装件

    公开(公告)号:CN109960675B

    公开(公告)日:2024-10-29

    申请号:CN201811391683.2

    申请日:2018-11-21

    Abstract: 提供一种发送和接收数据的设备和方法及包括其的半导体封装件。一种设备包括:具有被配置为分别提供第一至第N数据信号的第一至第N数据驱动器和被配置为提供选通信号的选通驱动器的数据发送器;具有被配置为基于选通信号生成控制信号的选通缓冲器以及被配置为基于所述控制信号、参考信号和第一至第N数据信号感测N位数据的第一至第N感测放大器的数据接收器。总线包括被配置为连接选通驱动器与选通缓冲器的选通硅通孔和被配置为分别连接第一至第N数据驱动器与第一至第N感测放大器的第一至第N数据硅通孔。参考信号提供器在数据发送期间控制参考信号,使得所述参考信号的放电速度比第一至第N数据信号中的每个的放电速度慢。

Patent Agency Ranking