-
公开(公告)号：CN105023831A
公开(公告)日：2015-11-04
申请号：CN201510315138.5
申请日：2015-06-10
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 王乐平
IPC: H01L21/02 , H01L21/8238
CPC classification number: H01L21/823814 , H01L28/20
Abstract: 本发明公开了一种CMOS工艺中多晶硅电阻的制造方法，包括如下步骤：依次形成栅介质层和多晶硅层；进行光刻刻蚀同时形成多晶硅栅和多晶硅电阻；定义出N型源漏注入的注入区域，该区域同时包括多晶硅电阻的形成区域；进行N型源漏注入，该N型源漏注入同时将N型杂质注入到多晶硅电阻中；定义出P型源漏注入的注入区域，该区域同时包括多晶硅电阻的形成区域；进行P型源漏注入，该P型源漏注入同时将P型杂质注入到多晶硅电阻中；进行快速热退火实现杂质激活。本发明能降低成本。
-
公开(公告)号：CN119480782A
公开(公告)日：2025-02-18
申请号：CN202411510035.X
申请日：2024-10-28
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/762
Abstract: 本发明提供一种改善深沟槽侧壁氧化物厚度的方法，提供衬底，在衬底上形成外延层，在外延层上依次形成垫氧化层、刻蚀停止层、多晶硅层和硬掩膜层；在硬掩膜层上形成光刻胶层，调整曝光的焦距打开光刻胶层以定义出深沟槽的形成位置，利用刻蚀打开裸露的硬掩膜层形成开口图形，开口图形的侧壁为倾斜形貌，其剖面为上宽下窄的梯形形状；利用刻蚀形成深沟槽，去除剩余的光刻胶层；利用热氧化的方法在多晶硅层和深沟槽的侧壁上形成热氧化层，其中多晶硅层侧壁处的热氧化层为凸出的形貌；刻蚀热氧化层使其保留在深沟槽的侧壁；利用淀积、研磨的方法形成填充剩余深沟槽的填充层。本发明能够改善深沟槽侧壁上的氧化层厚度。
-
公开(公告)号：CN114050157B
公开(公告)日：2024-11-12
申请号：CN202111151603.8
申请日：2021-09-29
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及OTP存储单元的制作方法及OTP存储单元结构。OTP存储单元的制作方法包括以下步骤：提供半导体基底，半导体基底上包括OTP区和其他区域，OTP区位置处的半导体基底上形成有选择栅和浮栅；制作金属硅化物阻挡层，通过光刻工艺使得金属硅化物阻挡层覆盖在其他区域上；沉积BPSG层，使得BPSG层覆盖OTP区的选择栅、浮栅和外露的半导体基底表面上，以及其他区域的金属硅化物阻挡层表面上；通过热回流工艺，使得BPSG层进行回流平坦化；对回流平坦化后的BPSG层进行湿法清洗；制作TEOS层，使得TEOS层覆盖再BPSG层上。本申请提供的一种OTP存储单元的制作方法，可以解决相关技术中对金属硅化物阻挡层的光刻工艺要求高，难度大的问题。
-
Patent Agency Ranking
公开(公告)号：CN118098945A
公开(公告)日：2024-05-28
申请号：CN202410225477.3
申请日：2024-02-29
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L21/28 , H01L21/3115 , H01L21/311
Abstract: 本申请提供一种减少横向刻蚀的SAB工艺方法，包括：步骤一，提供一衬底，衬底上形成有栅极结构，在衬底上形成自对准硅化物阻挡层；步骤二，对自对准硅化物阻挡层实施光刻处理后，实施干法刻蚀，以减小光刻胶未覆盖区域的自对准硅化物阻挡层的厚度；步骤三，去除光刻胶后，实施非晶化注入，以增大后续湿法刻蚀对自对准硅化物阻挡层的刻蚀速率；步骤四，实施湿法刻蚀，以完全去除位于需要形成硅化物的区域的自对准硅化物阻挡层。在减少刻蚀时间和横向刻蚀的同时，保证刻蚀量，避免刻蚀残留，降低器件失效率。
-
公开(公告)号：CN116564944A
公开(公告)日：2023-08-08
申请号：CN202310582848.9
申请日：2023-05-23
Applicant: 上海华虹宏力半导体制造有限公司
Abstract: 本发明提供一种高阻值多晶硅电阻的制造方法，包括提供半导体衬底，该半导体衬底包括PMOS区、NMOS区和多晶硅高阻区，在半导体衬底的多晶硅高阻区内形成高阻值多晶硅；在半导体衬底表面沉积牺牲氧化层；刻蚀去除NMOS区内预定形成源/漏区的区域表面的牺牲氧化层，然后进行离子注入；采用低功率过刻工艺去除剩余的牺牲氧化层；在半导体衬底表面沉积应力刻蚀阻挡层，并进行应力调整。本发明在高阻值多晶硅形成时，通过减少高阻值多晶硅表面的损伤，同时调整应力，获得了电阻均匀性极好的高阻值多晶硅，解决了高阻值多晶硅电阻面内波动较大的问题，改善了高阻值多晶硅电阻的均匀性，提高了器件良率。
-
公开(公告)号：CN114188397A
公开(公告)日：2022-03-15
申请号：CN202111368536.5
申请日：2021-11-18
Applicant: 上海华虹宏力半导体制造有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/788 , H01L27/11521
Abstract: 本发明提供一种MTP器件的制造方法，包括：提供形成有浮栅多晶硅层和ONO侧墙的衬底；形成层间介质层。形成层间介质层的步骤包括：在浮栅多晶硅层上形成阻挡层和BPSG层；执行高温回流工艺和湿法清洗工艺；在所述BPSG层上形成氧化层。本发明还提供一种MTP器件。本申请通过形成阻挡层‑BPSG层‑氧化层结构的层间介质层，因所述BPSG层经高温回流工艺之后其良好的填充能力，可以避免因使用HDP工艺导致MTP器件被等离子体轰击损坏的情况，从而保证了MTP器件可靠性。进一步的，因所述阻挡层、所述BPSG层和所述氧化层的三重保护，避免了所述阻挡层下方的浮栅多晶硅层被损坏的情况，提高了MTP器件的数据保存能力。
-
公开(公告)号：CN105023831B
公开(公告)日：2018-08-21
申请号：CN201510315138.5
申请日：2015-06-10
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 王乐平
IPC: H01L21/02 , H01L21/8238
Abstract: 本发明公开了一种CMOS工艺中多晶硅电阻的制造方法，包括如下步骤：依次形成栅介质层和多晶硅层；进行光刻刻蚀同时形成多晶硅栅和多晶硅电阻；定义出N型源漏注入的注入区域，该区域同时包括多晶硅电阻的形成区域；进行N型源漏注入，该N型源漏注入同时将N型杂质注入到多晶硅电阻中；定义出P型源漏注入的注入区域，该区域同时包括多晶硅电阻的形成区域；进行P型源漏注入，该P型源漏注入同时将P型杂质注入到多晶硅电阻中；进行快速热退火实现杂质激活。本发明能降低成本。
-
公开(公告)号：CN104485280A
公开(公告)日：2015-04-01
申请号：CN201410853051.9
申请日：2014-12-31
Applicant: 上海华虹宏力半导体制造有限公司
Inventor： 王乐平
IPC: H01L21/28 , H01L21/283
CPC classification number: H01L21/28 , H01L21/283 , H01L21/324
Abstract: 本发明公开了一种栅极的制作方法，包括步骤：1)按照常规方法在衬底上依次淀积多晶硅、第一层WSi、第一层SiO2、第二层WSi、第二层SiO2；2)第一次光刻刻蚀，在场氧区形成MIP电容；3)第二次光刻刻蚀，在有源区形成栅极；4)通入N2进行热退火；5)淀积栅极侧墙SiO2。本发明通过在侧墙二氧化硅淀积前加入一步氮气退火步骤，修复栅极表面受损的钨化硅，避免了侧墙二氧化硅淀积时，WSi被氧化为WOx，从而解决了栅极侧墙鼓包的问题。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.05 seconds)
