-
公开(公告)号：CN114937738B
公开(公告)日：2024-08-02
申请号：CN202210585419.2
申请日：2022-05-22
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于垂直电极的三维相变存储器及制备方法，三维相变存储器包括：从下往上依次设置的第一二氧化硅层、第一字线电极层、第二二氧化硅层、第二字线电极层、第三二氧化硅层、第三字线电极层、第四二氧化硅层和第五二氧化硅层，垂直设置于第五二氧化硅层中的第一贯穿通孔，垂直设置的第二贯穿通孔以及位线电极；位线电极通过第一贯穿通孔延申到相变存储器结构表面。本发明中由于处于同一垂直方向上的所有存储单元共用同一位线电极，每个存储单元的字线电极均在水平方向，每个存储单元的功能层为共用的位线电极与相应的字线电极正对的功能层部分，只需要通过增加字线电极层与隔离层的层数，功能层只需要沉积一次，减小了工艺复杂度。
-
公开(公告)号：CN114203900B
公开(公告)日：2024-08-02
申请号：CN202111287968.3
申请日：2021-11-02
IPC: H10N70/20
Abstract: 本发明公开了一种多功能忆阻器及其调控方法，其调控方法包括：在底电极上形成原始薄膜，所述原始薄膜为包括含In和Se的化合物薄膜；通过氧等离子体工艺对所述原始薄膜进行处理，将原始薄膜表层氧化为氧化层，形成阻变层，所述阻变层包括氧化层和剩余的原始薄膜；在所述阻变层上制备顶电极，形成忆阻器；其中，在形成阻变层期间，通过调控氧等离子体工艺的处理参数，调控阻变层内导电细丝的形态，改变忆阻器的易失性或非易失性。本申请可以基于一种材料，通过改变器件制备期间的工艺参数，得到不同性能的忆阻器，基于同一种材料实现忆阻器的多功能调控，有利于简化大规模集成电路的工艺与结构。
-
公开(公告)号：CN118398131A
公开(公告)日：2024-07-26
申请号：CN202410506694.X
申请日：2024-04-25
Applicant: 华中科技大学
Abstract: 本申请公开了一种压力状态下晶态相变材料的能带结构的分析方法以及分析系统。所述分析方法包括以下步骤：S1.获取晶态相变材料的原始晶胞结构，并根据第一性原理，获得与待分析压力对应的变形后的晶胞结构；S2.在变形后的晶胞结构的第一布里渊区中进行采样，通过GW近似进行计算，获得与采样点对应的准粒子能量；S3.利用瓦尼尔函数，将所述每个准粒子能量沿其高对称点组成的路径进行能带拟合，获得所述能带结构。本申请采用的基于GW近似的计算方法采用基于RPA的屏蔽作用可以获得更加准确的电子结构性质，其费米能级附近的能带结构相较于传统DFT方法更加准确，且能直观显示能带结构随压力变化而发生的变化。
-
公开(公告)号：CN115207026B
公开(公告)日：2024-07-02
申请号：CN202210870840.8
申请日：2022-07-22
Applicant: 华中科技大学
Abstract: 本发明提供一种含有纳米晶团簇的阻变存储器及其制备方法，阻变层包括：第一氧化物层和第二氧化物层；第二氧化物层含有纳米晶团簇，纳米晶团簇的材料为偏金属化的金属氧化物，向阻变层施加正向偏压后，压降分配在第一氧化物层，第二氧化物层的氧空位按照垂直方向的浓度梯度有序进入第一氧化物层并在第一氧化物层形成第一导电细丝，诱导第二氧化物层形成第二导电细丝，使得阻变存储器由高阻态转变为低阻态；此后，向阻变层施加负向偏压后，压降先落在第一氧化物层，导致第一导电细丝熔断，阻变存储器由低阻态转变为高阻态，之后阻变存储器导电细丝的形成和断裂均在第一氧化物层内进行。本发明实现了对导电细丝形成和断裂区域的精准控制。
-
公开(公告)号：CN118244515A
公开(公告)日：2024-06-25
申请号：CN202410351828.5
申请日：2024-03-26
Applicant: 华中科技大学
Abstract: 本申请属于硅基光电子技术领域，更具体地，涉及一种相变材料光开关的加热电极结构及其制备方法。本申请提供的相变材料光开关的加热电极结构，包括基底、叠设于基底上的下包层、设置在下包层部分表面的波导、设置在波导部分段的表面的相变材料薄膜和包覆在相变材料薄膜表面并延伸至下包层表面的加热电极材料薄膜，其中，包覆在相变材料薄膜表面的加热电极材料薄膜作为加热区域，延伸至下包层表面的加热电极材料薄膜作为扎针区域，以通过对扎针区域施加脉冲电压，使得加热区域产生高热量，从而实现相变材料状态的变化。本申请提供的相变材料光开关的加热电极结构具有加热效率高、热量损失小，且光损耗小的特点。
-
Patent Agency Ranking
公开(公告)号：CN118102861A
公开(公告)日：2024-05-28
申请号：CN202410244198.1
申请日：2024-03-04
Applicant: 华中科技大学
Abstract: 本发明涉及半导体器件技术领域，尤其涉及一种基于拓扑相变材料的金属导电桥型阻变存储器及其制备方法，包括由下至上依次设置的衬底层、下电极层、阻变功能层和上电极层，所述阻变功能层具有垂直型类超晶格条纹，所述上电极层为活泼金属；所述阻变功能层内存在垂直型氧空位通道，所述垂直型氧空位通道与电场施加方向一致，当施加1～5V的偏压后，上电极层的金属离子沿垂直型氧空位通道迁移形成金属导电丝桥。本发明通过采用具有垂直型超晶格条纹的拓扑相变材料作为阻变功能层，搭配活泼的上电极金属，利用活泼金属在垂直型氧空位通道的有序迁移，形成高度有序的金属导电丝桥，得到具有大开关比和良好数据保持力的基于拓扑相变材料的金属导电桥型阻变存储器。
-
公开(公告)号：CN114284312B
公开(公告)日：2024-05-14
申请号：CN202111597040.5
申请日：2021-12-24
IPC: H10B63/10
Abstract: 本发明公开了一种OTS选通管的操作方法，属于微纳米电子技术领域，包括：在OTS选通管两端施加脉冲，提取每次施加脉冲后OTS选通管的阈值电压Vth；若Vth连续P次增大或Vth连续P次减小，则从下次起施加反向脉冲，并对Vth增大或减小的次数重新计数。通过对OTS选通管两端施加双向脉冲，在操作次数增加时，双向脉冲对应的场致效应在不同局域缺陷态富集电子，形成不同电子分布，从而抑制单向脉冲操作下在局域缺陷态富集电子，减小了阈值电压漂移；且本发明所提供的操作方法为电学操作方法，该操作方法简单可控，在对选通管制备工艺要求没有提高的前提下，有效解决了OTS选通管器件的阈值漂移问题，大大优化了OTS选通管的性能。
-
公开(公告)号：CN117852493A
公开(公告)日：2024-04-09
申请号：CN202311813234.3
申请日：2023-12-26
Applicant: 华中科技大学
IPC: G06F30/398 , G06N3/063 , G06F111/06 , G06F111/08 , G06F111/04
Abstract: 本发明公开了一种Hopfield网络硬件电路及其操作方法，电路包括：突触模块、串行更新模块、神经元模块和退火电路模块；突触模块根据初始激励信号输出N个总的电流信号和固定偏置电流信号；串行更新模块根据各行电流信号输出其中经过选通的某行电路的电流信号，从而实现神经网络的串行更新；神经元模块用于根据总的电流信号和固定偏置电流信号获得电压信号，并对电压信号进行非线性激活函数f运算后输出电压信号；从而实现神经元状态的更新；退火电路模块对神经元模块输出的电压信号进行缩放以实现缩放退火。本发明的退火电路面积不会随着问题规模的增加而增加，可有效减少退火电路的面积开销；无需复杂的外围电路控制退火，可一步完成不同规模问题上的退火操作。
-
公开(公告)号：CN117835809A
公开(公告)日：2024-04-05
申请号：CN202410197886.7
申请日：2024-02-22
Applicant: 华中科技大学
Abstract: 本发明提出了一种全范德华界面拓扑相变忆阻器及其制备方法，涉及半导体信息存储和人工突触器件技术领域。其制备步骤为：采用脉冲激光沉积法在衬底层上沉积底电极层；采用脉冲激光沉积法，在钙钛矿型衬底上依次沉积钙钛矿牺牲层和存储介质层；采用湿法转移法将存储介质层覆盖在底电极层上；采用磁控溅射法或电子束蒸发法在SiO2/Si衬底表面沉积顶电极层；采用湿法转移法将顶电极层覆盖在存储介质层上。采用湿法转移工艺，依次在底电极层转移叠加拓扑相变材料即存储介质层和顶电极层，实现存储介质层与底电极层之间、存储介质层与顶电极层之间的范德华接触界面，从而减少因为接触缺陷而导致的拓扑相变导电丝成型无序的现象，进而提升拓扑相变忆阻器的性能。
-
公开(公告)号：CN117807020A
公开(公告)日：2024-04-02
申请号：CN202311872857.8
申请日：2023-12-31
Applicant: 华中科技大学
Abstract: 本发明公开用于存算一体的操作原语生成方法和存算一体逻辑电路，属于微电子器件领域。包括：地址译码器，用于接收主控制器发送的地址信号，译码为开关信号，输出控制信号至存算一体运算阵列，以激活对应区域；数据‑指令译码器，用于接收主控制器发送的运算对象和操作指令，将数据编码为不同的格式，输出至存算一体运算阵列；存算一体运算阵列，用于由激活区域执行计算，输出计算结果对应的工作电压/电流给输出感知电路；输出感知电路，用于将工作电压/电流转换为数字信号，发送给主控制器。本发明抽象出基础的操作原语和操作指令，指导存算一体电路设计，降低电路设计复杂度；提高存算一体电路的灵活性和可配置性，以适配各类复杂的计算需求。
-
-
-
-
-
-
-
-
-
Search Results
871
records
(took 0.122 seconds)
