-
公开(公告)号：CN104935544A
公开(公告)日：2015-09-23
申请号：CN201510161930.X
申请日：2009-09-27
Applicant: 索尼株式会社
CPC classification number: H04L25/0212 , H04L25/022 , H04L25/0232 , H04L27/2647 , H04L27/2665
Abstract: 本发明提供了信息处理器和信息处理方法、显示设备及程序。信息处理器包括：接收部件，被配置来接收根据OFDM系统发送的OFDM信号；FFT运算部件，被配置来对OFDM信号在预定区间内的信号执行FFT；延迟谱估计部件，被配置来根据由接收部件接收的OFDM信号来估计延迟谱；符号间干扰量估计部件，被配置来通过使用由延迟谱估计部件估计出的延迟谱，来分别估计该预定区间内的多个候选的符号间干扰量；以及搜索部件，被配置来从该预定区间中的多个候选中搜索具有符号间干扰量估计部件所估计出的最小符号间干扰量的候选，并将关于这样搜出的候选的数据作为所述预定区间提供给FFT运算部件。
-
公开(公告)号：CN101534283B
公开(公告)日：2012-11-07
申请号：CN200910127167.3
申请日：2009-03-16
Applicant: 索尼株式会社
IPC: H04L27/26
CPC classification number: H04L27/2647 , H04L25/0232 , H04L25/03821
Abstract: 本发明公开了解调电路、解调方法、程序和接收设备。该解调电路包括：FFT处理部件、载波间干扰分量去除部件、提取部件、传输路径特性估计部件、插值部件、符号序列估计部件和干扰副本生成部件。
-
公开(公告)号：CN101714966A
公开(公告)日：2010-05-26
申请号：CN200910174551.9
申请日：2009-09-28
Applicant: 索尼株式会社
CPC classification number: H04L27/2662 , H04L25/0232 , H04L25/03159 , H04L27/2656 , H04L27/2665
Abstract: 本发明涉及接收装置、接收方法及程序。接收装置包括：第一至第三位置确定装置，被配置来确定用作供FFT部件进行FFT的信号间隔的FFT间隔的开始位置；选择部件，被配置来从由第一至第三位置确定装置确定的FFT间隔的那些开始位置中选择一个开始位置；以及FFT部件，被配置来通过将选择部件所选的开始位置当作FFT间隔的开始位置来对OFDM时域信号执行FFT，以便生成第一OFDM频域信号。
-
Patent Agency Ranking
公开(公告)号：CN101677310A
公开(公告)日：2010-03-24
申请号：CN200910169098.2
申请日：2009-09-21
Applicant: 索尼株式会社
CPC classification number: H04L25/03159 , H04L5/0048 , H04L25/0216 , H04L25/0232 , H04L27/2607 , H04L27/2647
Abstract: 公开了一种接收设备、接收方法及程序。接收设备包括导频信号提取器、估计器、内插器、失真校正器、计算器和判定器。
-
公开(公告)号：CN101567699A
公开(公告)日：2009-10-28
申请号：CN200910147019.8
申请日：2004-04-19
Applicant: 索尼株式会社
IPC: H03M13/11
Abstract: 提供一种用于实现LDPC码解码的解码装置、解码方法和解码程序，其能够限制电路尺寸、将操作频率限制到足够可行的范围内、并容易地控制存储器访问。LDPC码的校验矩阵由p×p单位矩阵、一个或更多1变为0的单位矩阵、它们的循环移位、它们的和、以及p×p的0矩阵的组合组成。在可变节点计算部件(319)同时进行P个可变节点计算的同时，校验节点计算部件(313)同时进行P个校验节点计算。
-
公开(公告)号：CN101534283A
公开(公告)日：2009-09-16
申请号：CN200910127167.3
申请日：2009-03-16
Applicant: 索尼株式会社
IPC: H04L27/26
CPC classification number: H04L27/2647 , H04L25/0232 , H04L25/03821
Abstract: 本发明公开了解调电路、解调方法、程序和接收设备。该解调电路包括：FFT处理部件、载波间干扰分量去除部件、提取部件、传输路径特性估计部件、插值部件、符号序列估计部件和干扰副本生成部件。
-
公开(公告)号：CN101499992A
公开(公告)日：2009-08-05
申请号：CN200910005819.6
申请日：2009-02-01
Applicant: 索尼株式会社
CPC classification number: H04L27/3827 , H04L1/0054 , H04L1/208 , H04L7/042
Abstract: 本发明涉及解码设备和方法、接收设备和方法以及程序。在此公开了一种对通过解调从载波的数字调制产生的正交调制信号而获得的解调数据进行解调并检测同步的解码设备，该解码设备包括：解码器，被配置为对作为通过解调正交调制信号获得的并且由同相轴数据和正交轴数据组成的解调数据的第一解调数据进行解码，并且对通过交换第一解调数据的同相轴数据和正交轴数据而获得的第二解调数据进行解码；以及同步检测器，被配置为从通过解码第一解调数据获得的第一解码数据检测预定信息符号序列之间的边界，并且从通过解码第二解调数据获得的第二解码数据检测边界，该同步检测器基于对边界的检测结果选择并输出第一解码数据和第二解码数据之一。
-
公开(公告)号：CN1130028C
公开(公告)日：2003-12-03
申请号：CN98125361.X
申请日：1998-12-18
Applicant: 索尼株式会社
IPC: H03M13/23
CPC classification number: H03M13/4176 , H03M13/4161
Abstract: 在路径存储器电路中设置三个位数为8字数为4的双端口RAM。根据控制电路的控制每个时钟将路径选择信息顺序写入三个RAM。另外，根据控制电路的控制每个时钟从RAM读出路径选择信息，并且作为所读的路径选择信息等输入到跟踪电路。跟踪电路根据所读的路径选择信息以及控制电路形成的跟踪起始状态信息执行三次跟踪操作。根据跟踪结果，获得译码数据和后续时钟的跟踪起始状态。
-
-
-
-
-
-
-
Search Results
28
records
(took 0.031 seconds)
