-
公开(公告)号：CN101645233A
公开(公告)日：2010-02-10
申请号：CN200910160283.5
申请日：2009-08-04
Applicant: 索尼株式会社
CPC classification number: G09G3/3233 , G09G2300/0819 , G09G2300/0842 , G09G2300/0866 , G09G2320/043
Abstract: 这里公开的是一种显示设备和电子装置。本发明实施例中的一种采样晶体管，在从由扫描器提供到扫描线WS的控制脉冲的上升到所述控制脉冲的下降的时段期间，所述采样晶体管在短于一个水平周期的时间宽度保持在导通状态，并且从信号线SL采样视频信号，以将该视频信号写入保持电容器。所述采样晶体管包括源极和漏极之间的沟道区，并且具有夹层栅极结构，其中电屏蔽所述沟道区的屏蔽体布置在所述沟道区的另一表面侧。这抑制采样晶体管的阈值电压的改变。
-
公开(公告)号：CN101527560B
公开(公告)日：2013-01-02
申请号：CN200910138725.6
申请日：2009-02-09
Applicant: 索尼株式会社
Inventor： 甚田诚一郎
IPC: H03K19/094 , H03K19/0185
CPC classification number: H03K19/017
Abstract: 此处公开的是被配置为采用相同的导电类型的第一、第二和第三晶体管的自举电路，其中：当第三晶体管进入截止状态时，将第一晶体管的栅极与第三晶体管的源极和漏极区中的特定一个相互连接的节点部分进入浮空状态；第二晶体管的栅极连接至传送两个时钟信号中的另外一个的时钟供给线；以及在所述节点部分与第一电压供给线之间提供电压变化抑制电容器。
-
公开(公告)号：CN102684673A
公开(公告)日：2012-09-19
申请号：CN201210174812.9
申请日：2009-02-09
Applicant: 索尼株式会社
Inventor： 甚田诚一郎
IPC: H03K19/017
CPC classification number: H03K19/017
Abstract: 此处公开的是被配置为采用相同的导电类型的第一、第二和第三晶体管的自举电路，其中：当第三晶体管进入截止状态时，将第一晶体管的栅极与第三晶体管的源极和漏极区中的特定一个相互连接的节点部分进入浮空状态；第二晶体管的栅极连接至传送两个时钟信号中的另外一个的时钟供给线；以及在所述节点部分与第一电压供给线之间提供电压变化抑制电容器。
-
公开(公告)号：CN1744440B
公开(公告)日：2011-10-12
申请号：CN200510106735.3
申请日：2005-08-05
Applicant: 索尼株式会社
IPC: H03K19/0185 , G09G3/36 , G09G3/20 , G02F1/133
Abstract: 本发明提供一种电平转换电路，包括第一和第二晶体管、时钟端、第一开关装置、第二开关装置以及电容元件。该第一和第二晶体管导电类型彼此反相，并且串联连接在第一电源电压和第二电源电压之间。该时钟端输入时钟信号。第一开关装置连接在该时钟端和第一晶体管的栅极之间，并且当电路操作控制信号处于有效状态时它具有导通状态。第二开关装置连接在第二电源电压和第二晶体管的栅极之间，并且当电路操作控制信号处于有效状态时它具有关断状态。该电容元件连接在该时钟端和第二晶体管的栅极之间。
-
公开(公告)号：CN1829092B
公开(公告)日：2010-06-09
申请号：CN200610058287.9
申请日：2006-03-02
Applicant: 索尼株式会社
Inventor： 甚田诚一郎
IPC: H03K19/0185 , G09G3/32 , G09G3/30 , G09G3/20
CPC classification number: G11C19/184 , G09G2310/0286 , G09G2310/0289 , H03K19/01855
Abstract: 本发明公开了这样的电平移动电路、移位寄存器和显示设备，其中的电路操作不受元件(例如晶体管)特性方面的变动的影响。所述电平移动电路包括：根据第一节点的电压来接通或关断的第一开关，该第一开关在所述电压为第一阈值时在接通和关断状态之间切换，并在处于接通状态时输出第一电压；根据第二节点的电压来接通或关断的第二开关，该第二开关在所述电压为第二阈值时在接通和关断状态之间切换，并在处于接通状态时输出第二电压；第一电容器，该第一电容器的一个端子接收第一输入信号，其另一端子被连接到第一节点；第二电容器，该第二电容器的一个端子接收第二输入信号，其另一端子被连接到第二节点；以及这样的电路：该电路用于在预定时段中将第一节点的电压设置在第一阈值上，并将第二节点的电压设置在第二阈值上，并在预定时段之后，将第一节点和第二节点设置到浮动状态中。
-
Patent Agency Ranking
公开(公告)号：CN101650916A
公开(公告)日：2010-02-17
申请号：CN200910160346.7
申请日：2009-08-07
Applicant: 索尼株式会社
CPC classification number: G09G3/3233 , G09G2300/0852 , H01L27/3262
Abstract: 提供了一种显示设备和电子装置。在所述显示设备中，在从扫描器提供的控制脉冲的上升到该控制脉冲的下降的时段期间，本发明的诸实施例中的采样晶体管被保持在导通状态，并且采样晶体管被保持在导通状态的时宽比一个水平周期更短，并且所述采样晶体管对来自信号线SL的视频信号Vsig进行采样以将所述视频信号Vsig写入至保持电容器。采样晶体管T1具有双栅极结构，其中一对晶体管元件共接。这抑制了采样晶体管的阈电压的改变。
-
公开(公告)号：CN100534250C
公开(公告)日：2009-08-26
申请号：CN200710146433.8
申请日：2007-08-02
Applicant: 索尼株式会社
CPC classification number: H01L27/3262 , G09G3/3233 , G09G3/3258 , G09G2300/0426 , G09G2300/0809 , G09G2300/0819 , G09G2300/0842 , G09G2300/0861 , G09G2310/0262 , H01L27/1214 , H01L27/326 , H01L27/3265 , H01L27/3269 , H01L27/3276
Abstract: 这里公开了一种显示装置，包括：具有像素电路矩阵的像素阵列，每个像素电路都包括各自用于确定显示亮度级的电光元件和各自用于驱动电光元件的驱动电路；其中相邻的两像素电路彼此成对，并且相邻两像素电路的每个驱动电路都包括至少一个具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管，相邻两像素电路的电光元件和驱动电路布置成使与至少一个晶体管的漏极区域和源极区域互连的线沿平行于像素阵列的像素电路的像素列方向延伸。
-
公开(公告)号：CN101212220A
公开(公告)日：2008-07-02
申请号：CN200710305440.8
申请日：2007-12-28
Applicant: 索尼株式会社
Inventor： 甚田诚一郎
IPC: H03K19/0175 , H03K19/0185 , H03K17/687 , G09G3/20
CPC classification number: H02M3/07 , G09G3/20 , G09G2330/028 , H03K17/063
Abstract: 电压供给电路包括：第一和第二节点；预定电位；和输出晶体管，其控制端与第一节点连接，其第一端与第二节点连接，并且其第二端与输出端连接。该电路进一步包括：开关元件，用于响应有效重置信号导通，将该电位与第一和第二节点连接在一起；与第一节点连接并且配备时钟脉冲的第一电容器；与第二节点连接并且配备另一个时钟脉冲的第二电容器；和调整部分，适用于调整时钟脉冲幅度，使得第一和第二节点的电位随其间维持的预定差值而变。重置信号基本上与时钟脉冲反相。
-
公开(公告)号：CN101119602A
公开(公告)日：2008-02-06
申请号：CN200710146433.8
申请日：2007-08-02
Applicant: 索尼株式会社
CPC classification number: H01L27/3262 , G09G3/3233 , G09G3/3258 , G09G2300/0426 , G09G2300/0809 , G09G2300/0819 , G09G2300/0842 , G09G2300/0861 , G09G2310/0262 , H01L27/1214 , H01L27/326 , H01L27/3265 , H01L27/3269 , H01L27/3276
Abstract: 这里公开了一种显示装置，包括：具有像素电路矩阵的像素阵列，每个像素电路都包括各自用于确定显示亮度级的电光元件和各自用于驱动电光元件的驱动电路；其中相邻的两像素电路彼此成对，并且相邻两像素电路的每个驱动电路都包括至少一个具有低浓度源极/漏极区域或偏置栅极结构的偏置区域的晶体管，相邻两像素电路的电光元件和驱动电路布置成使与至少一个晶体管的漏极区域和源极区域互连的线沿平行于像素阵列的像素电路的像素列方向延伸。
-
公开(公告)号：CN102684673B
公开(公告)日：2015-05-06
申请号：CN201210174812.9
申请日：2009-02-09
Applicant: 索尼株式会社
Inventor： 甚田诚一郎
IPC: H03K19/017
CPC classification number: H03K19/017
Abstract: 此处公开的是被配置为采用相同的导电类型的第一、第二和第三晶体管的自举电路，其中：当第三晶体管进入截止状态时，将第一晶体管的栅极与第三晶体管的源极和漏极区中的特定一个相互连接的节点部分进入浮空状态；第二晶体管的栅极连接至传送两个时钟信号中的另外一个的时钟供给线；以及在所述节点部分与第一电压供给线之间提供电压变化抑制电容器。
-
-
-
-
-
-
-
-
-
Search Results
40
records
(took 0.038 seconds)
