-
公开(公告)号：CN118250935A
公开(公告)日：2024-06-25
申请号：CN202410288024.5
申请日：2024-03-12
Applicant: 礼鼎半导体科技(深圳)有限公司 , 礼鼎半导体科技秦皇岛有限公司
Abstract: 本申请提出一种内埋电路板及其制作方法。制作方法包括：提供内层线路基板，在内层线路基板的安装槽内设置电子元件，设置介电层，在介电层的凹槽内设置胶粘层，设置外层线路基板。本申请在介电层的凹槽内设置胶粘层，以达到“填平”效果，能减少或避免气泡。本申请仅针对未填满的区域(凹槽)选择性使用点胶工艺形成胶粘层，胶粘层的固化速度快，有利于自动化生产。此外，本申请的工艺在原内埋流程的基础上仅增加了一步点胶工艺，便能减少或避免压合气泡，因此能同时提高良率和生产效率。
-
公开(公告)号：CN118250924A
公开(公告)日：2024-06-25
申请号：CN202310542710.6
申请日：2023-05-15
Applicant: 礼鼎半导体科技秦皇岛有限公司 , 礼鼎半导体科技(深圳)有限公司
Inventor： 王涛
IPC: H05K3/28
Abstract: 本申请提出一种防焊层的制备方法，压膜后，第一次曝光仅曝光锡坝(DAM)区域(即第一部分)，然后减薄未曝光的区域(第二部分)，再对减薄后的第二部分进行第二次曝光，再显影、固化，形成所需要的防焊层。本申请的制备方法中，锡坝(DAM，即第一防焊层)由二次干膜叠加变更为一次干膜成型，DAM与邻近的第二防焊层为一整体，因此DAM不易脱落，还可以做更细/更窄的DAM。另外，本申请的制备方法只进行一次显影，有利于减小咬边(undercut)。压膜时干膜的厚度较厚，能改善压膜气泡、露铜等问题。本申请的制备方法生产流程短，节省了干膜的使用次数。
-
公开(公告)号：CN118250920A
公开(公告)日：2024-06-25
申请号：CN202311812941.0
申请日：2023-12-26
Applicant: 礼鼎半导体科技秦皇岛有限公司 , 礼鼎半导体科技(深圳)有限公司
Inventor： 武佩成
Abstract: 本申请提供一种电路板的制作方法，采用铜层作为引线，省略了相关技术中在线路基板中设置引线以及夹点的结构，在后续制程中，省略了截断金手指和引线之间的连接的步骤，节省制作步骤；形成防焊层的步骤在形成金层的步骤之后，以便在形成金层之后，将铜层去除；本申请提供的制作方法制作的电路板中没有引线，也没有夹点，相当于可以增加电路板的布线面积。本申请还提供一种电路板以及终端装置。
-
公开(公告)号：CN118250916A
公开(公告)日：2024-06-25
申请号：CN202310558752.9
申请日：2023-05-17
Applicant: 礼鼎半导体科技秦皇岛有限公司 , 礼鼎半导体科技(深圳)有限公司
Inventor： 贾培励
Abstract: 一种电路板的制造方法，该方法包括提供线路基板，线路基板包括介质层、第一金属层及第一线路层；于第一金属层的表面形成胶层；贯穿胶层和第一金属层形成通孔，通孔延伸至介质层以露出第一线路层；于胶层的表面形成第二金属层，第二金属层延伸至通孔内以形成导通部；移除胶层和位于胶层上的第二金属层；于第一金属层和导通部的表面形成第二线路层；去除由第二线路层的线路间隙露出的第一金属层，从而获得电路板。本申请提供的电路板的制造方法通过设置可剥离的胶层，这样在形成第二线路层之后，只需对第一金属层进行快速蚀刻，蚀刻量小，有利于减小蚀刻过程对线宽造成的蚀刻损失，进而实现更细更均匀的线路制作。
-
公开(公告)号：CN118250901A
公开(公告)日：2024-06-25
申请号：CN202310758424.3
申请日：2023-06-26
Applicant: 礼鼎半导体科技(深圳)有限公司 , 礼鼎半导体科技秦皇岛有限公司
Abstract: 本申请提出一种内埋电容电路板的制造方法，包括步骤：提供一内侧基板，所述内侧基板贯穿设置有第一开孔。于所述第一开孔设置第一电极。于所述内侧基板的一侧设置一第一外侧基板，获得第一中间体。于所述第一中间体贯穿设置第二开孔，所述第一开孔套设于所述第二开孔外。于所述第二开孔设置第二电极，所述第二电极与所述第一电极电性隔绝以形成电容结构，获得所述内埋电容电路板。本申请提供的制造方法可以实现电容结构的内埋，提高电路板表面打件密度。另外，本申请还提供一种内埋电容电路板。
-
Patent Agency Ranking
公开(公告)号：CN118250894A
公开(公告)日：2024-06-25
申请号：CN202311557708.2
申请日：2023-11-20
Applicant: 礼鼎半导体科技(深圳)有限公司 , 礼鼎半导体科技秦皇岛有限公司
Abstract: 本申请提出一种电路板及其制备方法。电路板包括中间层和分别位于中间层的相对两表面的第一外层线路层和第二外层线路层，还包括导通的第一导电孔和第二导电孔。第一导电孔竖直贯穿电路板，第一导电孔包括第一部分和第二部分，第一部分的孔径大于第二部分的孔径。第二导电孔倾斜贯穿第二外层线路层和部分的中间层，第二导电孔与第一导电孔之间具有一定角度，所述角度为锐角。本申请的第一导电孔和第二导电孔之间既可以相互导通又可以腾出空间布线，解决了纵横布线交错连接的问题，同时又无需增加层数，达到了布线密集的目的，也顺应了电路板的微型化发展趋势。
-
公开(公告)号：CN118250892A
公开(公告)日：2024-06-25
申请号：CN202310885866.4
申请日：2023-07-17
Applicant: 礼鼎半导体科技(深圳)有限公司 , 礼鼎半导体科技秦皇岛有限公司
Abstract: 一种电路板的制造方法，包括步骤：提供一电路基板。于所述电路基板设置第一盲孔。于所述电路基板设置第二盲孔，所述第一盲孔与所述第二盲孔连通。于所述第一盲孔和所述第二盲孔内设置内埋线路。本申请提供的电路板的制造方法具有增加布线密度的优点。另，本申请还提供一种电路板。
-
公开(公告)号：CN118250885A
公开(公告)日：2024-06-25
申请号：CN202410171510.9
申请日：2024-02-06
Applicant: 礼鼎半导体科技(深圳)有限公司 , 礼鼎半导体科技秦皇岛有限公司
Abstract: 本申请公开的一种内埋电路板及其制备方法，制备方法包括以下步骤：将一基板与一承载片在厚度方向层叠，安装槽沿所述厚度方向贯穿所述基板并露出所述承载片；将一电子元器件与一绝缘件结合获得一内埋组件；将所述内埋组件置于所述安装槽内并由所述承载片支撑；在所述基板背离所述承载片的一侧压合第一绝缘层，所述第一绝缘层覆盖填充所述安装槽并与所述内埋组件结合；将所述承载片去除；在所述基板背离所述第一绝缘层的一侧压合第二绝缘层，所述第二绝缘层覆盖填充所述安装槽并与所述内埋组件结合；在所述第一绝缘层及/或所述第二绝缘层背离所述基板的一侧增层形成外层线路结构，制得所述内埋电路板。上述制备方法有利于提升内埋电路板的品质。
-
公开(公告)号：CN118250884A
公开(公告)日：2024-06-25
申请号：CN202311065316.4
申请日：2023-08-23
Applicant: 礼鼎半导体科技秦皇岛有限公司 , 礼鼎半导体科技(深圳)有限公司
Abstract: 一种电路板的制作方法，包括：在内层线路基板上形成胶层以及贯穿胶层的导通柱；在胶层的表面形成镀层，镀层与导通柱连接；在镀层表面覆盖干膜，在干膜上形成开口，以暴露镀层的部分，其中，导通柱在镀层上的投影区域暴露于开口；在开口中形成连接镀层的导热层；去除干膜以及干膜覆盖的镀层；在导热层的表面形成连接导热层的外层线路基板。本申请还包括一种电路板。
-
公开(公告)号：CN114554700B
公开(公告)日：2024-03-22
申请号：CN202011338132.7
申请日：2020-11-25
Applicant: 礼鼎半导体科技秦皇岛有限公司 , 礼鼎半导体科技(深圳)有限公司
Abstract: 本发明提出一种线路板的制备方法，包括以下步骤：提供第一加工板，所述第一加工板包括载板和设置于所述载板相对两表面上的第一铜箔层，所述第一加工板分为中间区域和围绕所述中间区域的边缘区域；在所述边缘区域开设多个贯穿的通孔，多个所述通孔呈锯齿形排列；在每一所述第一铜箔层上分别形成胶粘层，压合所述胶粘层；在每一所述胶粘层上制备第一导电线路层，得到中间体，所述中间体包括产品区和废料区；去除所述废料区，得到所述产品区；将所述产品区的所述载板去除；以及蚀刻所述第二加工板中的所述第一铜箔层，从而得到所述线路板。本发明提供的所述加工方法流程较短且能够防止蚀刻液渗入。
-
-
-
-
-
-
-
-
-
Search Results
91
records
(took 0.041 seconds)
