-
-
公开(公告)号：CN110995238B
公开(公告)日：2023-04-25
申请号：CN201911171039.9
申请日：2019-11-26
Applicant: 宁波大学
IPC: H03K19/017
Abstract: 本发明公开了一种基于摆幅恢复传输管逻辑的全加器，包括异或/同或电路、两个数据选择器和三个反相器，异或/同或电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管，第一数据选择器包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第二十MOS管，第二数据选择器包括第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第四反相器；优点是低电压时输出可以达到全摆幅，驱动能力强，能够用于低电压环境。
-
公开(公告)号：CN111045643B
公开(公告)日：2023-04-14
申请号：CN201911134935.8
申请日：2019-11-19
Applicant: 宁波大学
Abstract: 本发明公开了一种利用阈值电压特性的乘法单元电路及乘法器，乘法单元电路过两个异或门、四个与非门和四个反相器构成，乘法器由多个乘法单元电路构成，异或门和与非门作为乘法单元电路的两个基本单元，两者采用相同的电路结构来实现，通过配置该相同电路结构中MOS管的阈值电压特性时该电路结构分别能实现异或逻辑功能和与非逻辑功能，乘法单元电路在一个周期内实现一次求值运算，且一个周期内分为三个阶段，分别为预充阶段、求值运算和放电阶段，异或门和与非门的差分下拉网络均采用单端结构；优点是面积和功耗开销较小，能够同时防御逆向工程和DPA攻击，安全性较高。
-
公开(公告)号：CN106888093B
公开(公告)日：2023-03-21
申请号：CN201710007792.9
申请日：2017-01-05
Applicant: 宁波大学
IPC: H04L9/32
Abstract: 本发明公开了一种NMOS零温度系数点的多端口PUF电路，包括输入寄存器、偏差电流源、判决器和扰乱模块构建多端口PUF电路，输入寄存器包括m个D触发器，偏差电流模块包括m个偏差电流单元，判决器包括2n个电流灵敏放大器，扰乱模块包括n个二输入异或门；优点是通过激励信号配置偏差电流产生模块，无需更换硬件便可实现输出密钥的变化，且可在一个时钟周期内输出多位密钥，实验结果表明，该PU电路具有良好的唯一性和随机性，且工作在不同温度(‑40℃～125℃)和电压(1.02V～1.32V)下的可靠性高达98.2％，可应用于信息安全领域。
-
公开(公告)号：CN110672943B
公开(公告)日：2022-11-08
申请号：CN201910917482.X
申请日：2019-09-26
Applicant: 宁波大学
Abstract: 本发明公开了一种基于电压比较的老化检测传感器，控制电路产生老化电压信号VDC、基准电压信号VDD和参考电压信号VREF，老化电压信号VDC经过第一压控振荡器产生老化频率信号B，基准电压信号VDD经过第二压控振荡器产生基准频率信号A，基准频率信号A和老化频率信号B经过老化检测电路后产生频率差信号Y，串行数据检测器产生的电平信号E经拍频器后产生复位信号，8位计数器对老化信息量化，然后经数模转化器得到量化电压信号VAG，该量化电压信号VAG与参考电压信号VREF通过电压比较器进行比较，电压比较器在两者电压重合节点产生跳变信号，生成老化信号输出；优点是面积开销小，灵活性较好，老化检测精度较高。
-
Patent Agency Ranking
公开(公告)号：CN113095035A
公开(公告)日：2021-07-09
申请号：CN202110278809.0
申请日：2021-03-16
Applicant: 宁波大学
IPC: G06F30/398 , G06F117/12
Abstract: 本发明公开了一种亚阈值动态延迟型PUF电路，包括结构相同的两个混合延迟单元、第一反相器和判决器，两个混合延迟单元分别采用动态亚阈值逻辑电路结构，每个混合延迟单元中具有能够产生电荷分享效应的并联电荷分享阵列，两个混合延迟单元分别与判决器连接，判决器根据两个混合延迟单元输出的低电平到达其处的先后生成对应的响应信号；优点是两个混合延迟单元采用动态亚阈值逻辑,降低了电路能耗，并联电荷分享阵列产生的电荷分享效应使得每个混合延迟单元在不同输入激励下具有不同的延时输出函数,从而使得对于不同激励信号,每个混合延迟单元的输出模型不一样,攻击者难以预测判决器输出的响应信号，由此本发明能够兼顾低能耗与安全性。
-
公开(公告)号：CN112865801A
公开(公告)日：2021-05-28
申请号：CN202110063424.2
申请日：2021-01-18
Applicant: 宁波大学
IPC: H03M7/00
Abstract: 本发明公开了一种采用线计算的BCD译码电路，包括十四个反相器、二十二个MOS管和二十一组金属线，四个反相器作为第一级反相器，八个MOS管构成4个传输门，四个MOS管分别作为四个传输门的放电管，其他十个MOS管、二十一组金属线和十个反相器构成十个四输入与非门，每个四输入与非门中金属线之间耦合强度相同，产生四个大小相等的耦合电容；优点是金属线作为四输入与非门的关键部件之一，逆向设计者无法从芯片版图得到正确的逻辑功能，具有良好的抗逆向工程能力，利用互连线之间的确定性干扰来实现四输入与非门逻辑输出，在受到外部串扰噪声干扰时仍能正常工作，一定程度上能抵抗长距离走线所引起的串扰噪声，具有抗线串扰能力。
-
公开(公告)号：CN111045643A
公开(公告)日：2020-04-21
申请号：CN201911134935.8
申请日：2019-11-19
Applicant: 宁波大学
Abstract: 本发明公开了一种利用阈值电压特性的乘法单元电路及乘法器，乘法单元电路过两个异或门、四个与非门和四个反相器构成，乘法器由多个乘法单元电路构成，异或门和与非门作为乘法单元电路的两个基本单元，两者采用相同的电路结构来实现，通过配置该相同电路结构中MOS管的阈值电压特性时该电路结构分别能实现异或逻辑功能和与非逻辑功能，乘法单元电路在一个周期内实现一次求值运算，且一个周期内分为三个阶段，分别为预充阶段、求值运算和放电阶段，异或门和与非门的差分下拉网络均采用单端结构；优点是面积和功耗开销较小，能够同时防御逆向工程和DPA攻击，安全性较高。
-
公开(公告)号：CN110995238A
公开(公告)日：2020-04-10
申请号：CN201911171039.9
申请日：2019-11-26
Applicant: 宁波大学
IPC: H03K19/017
Abstract: 本发明公开了一种基于摆幅恢复传输管逻辑的全加器，包括异或/同或电路、两个数据选择器和三个反相器，异或/同或电路包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管和第十MOS管，第一数据选择器包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管、第十五MOS管、第十六MOS管、第十七MOS管、第十八MOS管、第十九MOS管和第二十MOS管，第二数据选择器包括第二十一MOS管、第二十二MOS管、第二十三MOS管、第二十四MOS管和第四反相器；优点是低电压时输出可以达到全摆幅，驱动能力强，能够用于低电压环境。
-
公开(公告)号：CN110855287A
公开(公告)日：2020-02-28
申请号：CN201910973436.1
申请日：2019-10-14
Applicant: 宁波大学
IPC: H03K19/20
Abstract: 本发明公开了一种基于延迟门控正反馈的高速动态多米诺全加器，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第一反相器、第二反相器、第三反相器和第四反相器；优点是减少正反馈的阻碍作用，从而减少了亚稳态时反相器上拉网络与下拉网络同时弱导通的时长，不仅提升了速度性能，也降低了整体功耗，不但具有较快的运行速度，而且具有较低功耗。
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.031 seconds)
