-
公开(公告)号：CN102522994A
公开(公告)日：2012-06-27
申请号：CN201110403146.7
申请日：2011-12-07
Applicant: 清华大学
IPC: H03M3/00
Abstract: 本发明公开了一种用于高速和高精度模数转换器ADC的时钟产生电路。所述时钟产生电路包括：一个低噪声放大整形电路、一个脉宽控制器、一个带脉宽校准的延迟锁定环、一个双相不交叠时钟产生电路、一个时钟缓冲器；带脉宽校准的延迟锁定环内设计了一个带脉宽调整的压控延迟线，它基于一个包含M个相同改进延迟单元的级联组来实现时钟信号延时和脉宽控制；带脉宽校准的延迟锁定环和双相不交叠时钟产生电路共同构成了延时控制和脉宽调整环路，即能实现ADC采样电路和量化器工作时序沿同步，又能实现对输入时钟占空比稳定处理。本发明的技术方案，降低了对ADC驱动电路的带宽要求，减小了系统设计的难度和功耗，提高了ADC量化器的实现精度。
-
公开(公告)号：CN101543407A
公开(公告)日：2009-09-30
申请号：CN200910083850.1
申请日：2009-05-07
Applicant: 清华大学 , 北京华清益康科技有限责任公司
Abstract: 本发明提供了一种生物体腔内数据采集的装置和方法，该方法包括：在生物体腔内获取生物体腔组织发出的电磁波信号的数据；对该数据进行处理，输出处理后数据；以无线方式把处理后数据发送到生物体腔外，进一步还包括：在生物体腔内产生并发出电磁波信号，在生物体腔内获取生物体腔反射的该电磁波信号的数据代替获取生物体腔组织发出的电磁波信号的数据。进一步还包括：根据从生物体腔外发出的开关控制命令和无线信号中获得的能量信号来接通电池以提供生物体腔内数据采集所需的电源。本发明可以采集生物体腔内有褶皱的部位，以及生物体腔壁深层生物组织的信息。此外本发明采用了无线开关方式，使得在非工作状态时功耗为零或几乎为零。
-
公开(公告)号：CN119093932A
公开(公告)日：2024-12-06
申请号：CN202410953381.9
申请日：2024-07-16
Applicant: 清华大学 , 成都玖锦科技有限公司
Abstract: 本申请涉及集成电路设计技术领域，特别涉及一种宽带延迟锁相环电路及其延迟方法，包括：延时线，用于接收输入信号，并基于输入信号输出第一至第N输出信号；鉴相器，鉴相器的输入端与延时线的输出端相连，鉴相器用于检测输入信号与第N输出信号之间的相位差，并基于相位差、输入信号和第一至第N输出信号生成第一至第M脉宽信号；平均器，平均器的输入端与鉴相器的输出端相连，用于计算第一至第M脉宽信号的平均值；积分器，积分器的输入端与平均器的输出端相连，积分器的输出端与延时线的输入端相连，用于接收平均值，并基于平均值产生目标控制电压至延时线，使延时线基于目标控制电压延时。
-
公开(公告)号：CN118523771A
公开(公告)日：2024-08-20
申请号：CN202410467065.0
申请日：2024-04-18
Applicant: 清华大学 , 成都玖锦科技有限公司
Abstract: 本发明涉及集成电路设计技术领域，特别涉及一种基于电容浮动顶板的模数转换器前端电路结构，包括：CDAC电容阵列，用于在采样相采样单端输入信号，且在转换相或放大相接入不同参考电压，以产生余量电压；内部设有栅压自举开关电路的电容顶板短路开关，用于在采样相将CDAC电容阵列中的电容顶板短接；比较器/运放电路，用于在转换相或放大相对单端输入信号进行AD转换或对余量电压放大；顶板共模刷新电路，用于在放大相刷新比较器/运放电路的共模电压，在采样相从电容顶板断开使其浮空，从而避免对输入共模电压的采样。由此，解决了单端输入采样时顶板短路开关栅漏电压变化引起的非线性的问题，同时电路额外增加的面积、功耗代价较小。
-
公开(公告)号：CN117294267A
公开(公告)日：2023-12-26
申请号：CN202311258125.X
申请日：2023-09-26
Applicant: 清华大学
Abstract: 本发明公开了第一级堆叠的低功耗电压放大电路，包括：放大电路第一级和放大电路第二级；低功耗电压放大电路的输入电压经过放大电路第一级的放大，产生驱动第二级PMOS放大器输入差分对的输出电压和驱动第二级NMOS放大器差分对的输出电压，放大电路第一级产生的两个输出电压驱动放大电路第二级产生低功耗电压放大电路的输出电压。本发明提出的电路在第一级进行了放大器的堆叠设计，因此可以和第二级共电源供电，无需双电源供电，也可以充分地利用电源到地的电压范围，来降低电流消耗。对于第一级还提出了利用负载晶体管来降低功耗，或者实现第二级晶体管电流的快速平衡，对于第二级使用开关在放大器不工作时断开电源到地的通路以降低功耗。
-
Patent Agency Ranking
公开(公告)号：CN116996033A
公开(公告)日：2023-11-03
申请号：CN202310827835.3
申请日：2023-07-06
Applicant: 清华大学
Abstract: 本发明涉及芯片技术领域，提供一种应用于动态比较器的前置放大器、动态比较器、模数转换器、芯片及电子设备，包括：晶体管放大电路和尾电流调节单元，晶体管放大电路分别与第一信号输入端、第二信号输入端、第一时钟信号端和目标节点相连，晶体管放大电路用于在比较阶段在第一时钟信号的控制下，对第一信号输入端输入的第一输入信号和第二信号输入端输入的第二输入信号进行放大，产生第一放大信号和第二放大信号，并在放大的过程中通过目标节点输出尾电流；尾电流调节单元通过放电过程对尾电流进行调节。如此解决了当PVT变化或输入的共模电压发生变化时动态比较器的工作可靠性较差的问题，实现动态比较器工作可靠性的提高。
-
公开(公告)号：CN116318086A
公开(公告)日：2023-06-23
申请号：CN202310380280.2
申请日：2023-04-11
Applicant: 清华大学 , 成都玖锦科技有限公司
Abstract: 本申请公开了一种可进行信号跟踪的无静态功耗电压比较电路，包括输入模块，用于在信号采样阶段，将输入的待比较信号传输至多个锁存器结点；锁存器模块，锁存器模块包括多个锁存器晶体管和多个锁存器结点，多个锁存器结点与输入模块和对应的锁存器晶体管相连；锁存器模块用于在信号采样阶段，控制多个锁存器结点与电源轨之间的连接断开，在多个锁存器结点完成对输入信号的跟踪，并且在比较阶段，控制多个锁存器晶体管对多个锁存器结点中已采样的待比较信号进行比较；输出模块，用于根据多个锁存器结点的最终电压输出比较结果。由此，该电路消除了采样后待比较的输入信号的传递延迟，同时避免了电路正常工作时产生静态功耗。
-
公开(公告)号：CN108199701B
公开(公告)日：2021-05-07
申请号：CN201711453695.9
申请日：2017-12-28
Applicant: 清华大学
IPC: H03K17/06 , H03K17/687
Abstract: 本发明提供了一种高速的CMOS传输门开关电路，属于传输门电路设计技术领域。包括由互补的NMOS晶体管和PMOS晶体管组成的CMOS传输门，以及由两子通道构成的具有电平移位的时钟控制电路；第一子通道用于产生使输入时钟信号电平整体上移的同相时钟控制信号，第一子通道输出端连接NMOS晶体管栅极；第二子通道用于产生使输入时钟信号电平整体下移的反相时钟控制信号，第二子通道输出端连接PMOS晶体管栅极。本开关电路导通时NMOS和PMOS晶体管的过驱动电压增大，减小导通电阻，提高信号传输速度，同时减小了导通电阻随输入变化而变化的非线性问题，可应用于高速度和高精度要求的电路系统。
-
公开(公告)号：CN111917413A
公开(公告)日：2020-11-10
申请号：CN202010707597.9
申请日：2020-07-21
Applicant: 清华大学
IPC: H03M1/10
Abstract: 本发明属于TI-ADC时序偏差校准技术领域，特别提出一种TI-ADC通道间时序偏差校准方法。本发明引入一个与TI-ADC时钟频率相同，但具有互质交织因子的TI-RADC来作为额外参考ADC，其中在模拟电路中将额外参考ADC的数量从1个扩展到多个并加入一个多路输入一路输出的MUX将额外参考ADC的输出用于进行时序偏差校准。本发明以极其低的电路代价和功耗代价解决了使用额外参考ADC进行时序偏差校准这一类校准技术中存在着的输入阻抗变动问题，实现简单，应用价值高。
-
公开(公告)号：CN106776426B
公开(公告)日：2020-10-27
申请号：CN201611104171.4
申请日：2016-12-05
Applicant: 清华大学
Abstract: 本发明涉及一种带有时序校准的发射机，用于高速串行接口，属于模拟电路设计领域。该发射机从某一中间级合路器中获取该级的输出数据和时钟信号，送入鉴相器；鉴相器对输入的数据和时钟信号进行比较并输出对应的控制电压；该控制电压经过电压/电流变换器转换成控制电流，控制位于时钟链路中的相位插值器；相位插值器根据控制电流调整其输入时钟和输出时钟之间的相位关系，调整相位后的输出时钟用于对前面所述合路器的数据进行采样；由此构成的反馈网络自动调整采样时钟的相位，保证合路器中数据和时钟的时序关系。
-
-
-
-
-
-
-
-
-
Search Results
96
records
(took 0.029 seconds)
