-
公开(公告)号：CN113823549B
公开(公告)日：2025-01-21
申请号：CN202010566943.6
申请日：2020-06-19
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/02
Abstract: 本发明提供的一种半导体结构的制造方法，涉及半导体制造技术领域，包括：提供已完成阱注入的衬底；进行双栅极氧化物沉积；进行氮化硅沉积；在沉积有氮化硅膜的衬底正面、侧面和至少一部分背面形成疏水层。在上述技术方案中，通过在晶圆(即衬底)的背面形成适当的疏水层以后，便可以因晶圆背面的疏水功能有效的降低化学液体对晶圆最外层涂层破损位置的渗透，减少或消除晶圆背面涂层脱落的碎片，使晶圆的正面不受到碎片落入影响，从而提高晶圆的产品良率。
-
公开(公告)号：CN113517219B
公开(公告)日：2024-08-02
申请号：CN202010276306.5
申请日：2020-04-09
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/768 , H01L21/02
Abstract: 本公开公开了一种金属刻蚀后防止金属腐蚀的方法，包括：提供一基底，所述基底一侧表面上具有金属层；对所述金属层进行刻蚀；以及在所述金属表面形成氧化膜。本公开中，在金属刻蚀后，在金属表面形成的氧化膜可以阻断大气中的水蒸气与金属表面及其内部残留的氯成分反应，防止金属刻蚀后金属腐蚀的发生。
-
公开(公告)号：CN114517863B
公开(公告)日：2024-05-03
申请号：CN202011296350.9
申请日：2020-11-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供了一种真空配管连接结构及方法，涉及蚀刻设备制造技术领域，用于解决当前真空配管连接结构拧紧时费时费力，所述真空配管连接结构包括：第一法兰盘，第二法兰盘和管夹；所述第一法兰盘和所述第二法兰盘分别设置在需要连接的真空配管的连接端，且所述第一法兰盘和所述第二法兰盘尺寸相同；所述管夹一侧与所述第一法兰盘旋转锁定，另一侧与所述第二法兰盘旋转锁定；所述管夹中设置有密封圈，对接的真空配管分别位于所述密封圈两侧，安装到位后，密封圈实现对连接真空配管的密封对接。本发明实施例提供的技术方案能够提高配管的组装效率。
-
公开(公告)号：CN114192440B
公开(公告)日：2024-05-03
申请号：CN202010986949.9
申请日：2020-09-18
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请公开了一种不合格晶圆的检出装置及检出方法、晶圆制造设备，属于半导体制造技术领域，用以解决现有技术中晶圆检测量大、时间长、工艺和装置复杂的问题。上述检出装置包括光源、光电传感器和控制器，光源和光电传感器位于待检晶圆的同侧。上述检测方法为打开光源；光源发出的光线经过待检晶圆表面反射后射入光电传感器，光电传感器将反射光信号转化为电模拟信号；控制器接收光电传感器发送的电模拟信号并转换为电数据；将电数据与电参考数据进行比较，电数据在电参考数据范围内，则判断待检晶圆合格，电数据不在电参考数据范围内，则判断待检晶圆不合格。本申请的检出装置及检出方法、晶圆制造设备可用于不合格晶圆的检出。
-
公开(公告)号：CN113496908B
公开(公告)日：2024-04-16
申请号：CN202010270702.7
申请日：2020-04-08
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H01L21/66
Abstract: 本公开提供了一种半导体器件的检测方法、半导体器件及电子设备，包括如下步骤：提供一个半导体器件组；根据检查规则检测所述半导体器件组，使得所述半导体器件组中的各个半导体器件的检测步骤数量均一化。其中各个检测步骤组中的某两个或者多个检测步骤，不会都测量同一个半导体器件组中的同一个半导体器件。这种情况下，检测步骤组中的其他检测步骤则被省略。对于每个检测步骤，根据该检测步骤的预设检查概率，当该检测步骤被连续两个以上的半导体器件排除时，在下一个半导体器件执行该检测步骤。本公开的优点在于，使每个半导体器件组的测量次数均一化；使每个半导体器件组的整体工艺时间均一化。
-
Patent Agency Ranking
公开(公告)号：CN113540348B
公开(公告)日：2024-02-06
申请号：CN202010291690.6
申请日：2020-04-14
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本申请涉及一种电容器结构及半导体器件，包括半导体基底；位于半导体基底上的多个电容器，所述电容器包括下电极、介电层和上电极；所述下电极具有侧壁、封闭的底部和开放的顶部，所述介电层包括位于所述下电极侧壁和底壁上的第一介电层，所述上电极包括位于所述第一介电层内侧的第一上电极，所述下电极、第一介电层和第一上电极构成第一电容；位于所述下电极顶部和所述第一介电层顶部之上的支撑物。本申请中的制造方法得到的圆筒形电容器及半导体器件，能够在保证深宽比的同时，有效改善制造方法中发生的下电极的倾斜和塌陷的问题。
-
公开(公告)号：CN113764416B
公开(公告)日：2023-12-05
申请号：CN202010490669.9
申请日：2020-06-02
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: H10B12/00
Abstract: 本公开提供了半导体结构及其形成方法、动态随机存储器、电子设备，该半导体结构包括：半导体衬底，具有有源区，第二位线槽，设置于有源区上，第一位线槽，设置第二位线槽上，与第二位线槽连通，以及位线，从有源区向上延伸，位于第一位线槽和第二位线槽中。动态随机存储器包括半导体结构。电子设备包括动态随机存储器。方法包括：提供半导体衬底，半导体衬底具有有源区，在有源区的上方形成第一、第二位线槽，第一位线槽设置第二位线槽上，第一位线槽和第二位线槽相连通，在有源区上形成位线，位线位于第一位线槽以及第二位线槽中。本公开能够在不使用传统方案的位线接触部的多晶硅的情况下形成位线，极大地降低位线与存储接触部之间的电容。
-
公开(公告)号：CN116669534A
公开(公告)日：2023-08-29
申请号：CN202210146266.1
申请日：2022-02-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明提供了一种电容器、电容器的形成方法及半导体器件，涉及半导体制造技术领域，以防止介电层中的氧向下电极和/或上电极移动，抑制由于隧道效应引起的漏电流，提高电容器的可靠性和稳定性。所述电容器包括：下电极；形成在下电极上的介电层；形成在介电层上的上电极；电容器还包括形成在下电极和介电层之间的五氧化二钽介电膜，和/或，形成在介电层和上电极之间的五氧化二钽介电膜。所述电容器的形成方法应用于上述电容器，所述电容器应用于半导体器件中。
-
公开(公告)号：CN116669533A
公开(公告)日：2023-08-29
申请号：CN202210146243.0
申请日：2022-02-17
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本发明公开一种半导体器件的制作方法，涉及半导体技术领域，采用湿法刻蚀和干法刻蚀两种方式去除牺牲层，降低支撑结构的厚度，增大下电极与介电层的接触面积，使得电容器具有的电容量变大，从而提升半导体器件的存储性能。所述半导体器件的制作方法包括：提供一基底。在基底上形成至少一个叠层结构。每个叠层结构包括牺牲层、以及位于牺牲层上的支撑结构，牺牲层和支撑结构内开设有过孔。在过孔的孔壁和孔底形成下电极。采用湿法刻蚀方式去除预定高度的牺牲层。采用干法刻蚀方式去除剩余牺牲层。
-
公开(公告)号：CN115762615A
公开(公告)日：2023-03-07
申请号：CN202111032560.1
申请日：2021-09-03
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
Abstract: 本公开提供一种半导体存储器的检测方法及装置，所述方法包括：确定半导体存储器中的至少一个存储单元；向所述至少一个存储单元中写入第一位信息；在经过预设时间后，读取所述至少一个存储单元中的位信息，将其中第一位信息变为第二位信息的存储单元确定为不良存储单元，所述不良存储单元中存储电容与相邻位线之间存在电位影响。本公开可以检测出存储单元与位线之间的微小不良，相对于现有技术可以提高不良检测水平并减少检测费用。
-
-
-
-
-
-
-
-
-
Search Results
609
records
(took 0.11 seconds)
