公开(公告)号：CN109643700B

公开(公告)日：2019-09-10

申请号：CN201880002644.0

申请日：2018-11-21

Applicant: 长江存储科技有限责任公司

Inventor： 严孟 ,  王家文 ,  胡思平 ,  胡顺

IPC: H01L23/544 ,  H01L21/68

Abstract: 公开了接合半导体结构及其制作方法的实施例。在示例中，一种半导体器件包括第一半导体结构、第二半导体结构以及处于第一半导体结构和第二半导体结构之间的接合界面。所述第一半导体结构包括衬底、设置在所述衬底上的第一器件层以及设置在所述第一器件层上方并且包括第一接合触点和第一接合对准标记的第一接合层。所述第二半导体结构包括第二器件层以及设置在所述第二器件层下方并且包括第二接合触点和第二接合对准标记的第二接合层。使所述第一接合对准标记与所述第二接合对准标记在所述接合界面处对准，以使得所述第一接合触点与所述第二接合触点在接合界面处对准。

公开(公告)号：CN110121766A

公开(公告)日：2019-08-13

申请号：CN201880005485.X

申请日：2018-08-03

Applicant: 长江存储科技有限责任公司

Inventor： 严孟 ,  朱继锋 ,  胡思平

IPC: H01L21/60

Abstract: 公开了混合键合半导体结构和形成混合键合半导体结构的方法的实施例。该方法可以包括提供衬底和在衬底上形成基底电介质层。该方法还包括在基底电介质层中形成第一和第二导电结构以及设置交替电介质层堆叠层。设置交替电介质层堆叠层包括在基底电介质层和第一、第二导电结构上设置第一电介质层、以及依序设置第二、第三和第四电介质层。该方法还包括使交替电介质层堆叠层平坦化并蚀刻交替电介质层堆叠层以使用针对第一、第二、第三和第四电介质层中的每者的预设蚀刻速率来形成第一和第二开口。继续蚀刻直到第一和第二导电结构的至少部分被暴露。该方法还包括在第一和第二开口中形成导电材料以形成引线。

公开(公告)号：CN109904108A

公开(公告)日：2019-06-18

申请号：CN201910082487.5

申请日：2019-01-28

Applicant: 长江存储科技有限责任公司

Inventor： 严孟

IPC: H01L21/762

Abstract: 本发明公开了一种多孔结构的形成方法以及多孔结构，所述多孔结构包括形成在基底内的通孔以及盲孔，所述方法包括以下步骤：提供基底，所述基底为多层结构，所述多层结构至少包括形成在所述基底内部的刻蚀阻挡层；所述刻蚀阻挡层至少覆盖所述盲孔的预设形成位置的下方，并在所述通孔的预设形成位置的下方具有开口；沿所述盲孔以及所述通孔的预设形成位置，从所述基底的表面向下刻蚀；在所述盲孔的预设形成位置处，所述刻蚀停止在所述刻蚀阻挡层，形成所述盲孔；在所述通孔的预设形成位置处，所述刻蚀继续向下进行，形成所述通孔。

公开(公告)号：CN109904105A

公开(公告)日：2019-06-18

申请号：CN201910086229.4

申请日：2019-01-29

Applicant: 长江存储科技有限责任公司

Inventor： 严孟 ,  王家文

IPC: H01L21/68 ,  H01L21/67 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11578

Abstract: 本发明涉及晶圆键合装置和晶圆对准方法，所述晶圆键合装置包括：检测模块，包括检测光源和图像获取单元，所述检测光源用于发出能够透过晶圆的检测光，所述图像获取单元设置于键合位置上方或下方，用于实时获取待键合的两片晶圆上的对准标记的位置；移动模块，与所述检测模块连接，用于将待键合的两片晶圆移动至所述键合位置，并根据所述检测模块获取的两片晶圆上的对准标记的位置，调整两片晶圆的相对位置，以使得两片晶圆的对准标记对齐。上述晶圆键合装置能够提高晶圆键合对准度。

公开(公告)号：CN109887880A

公开(公告)日：2019-06-14

申请号：CN201910007779.2

申请日：2019-01-04

Applicant: 长江存储科技有限责任公司

Inventor： 许健 ,  严孟 ,  胡思平 ,  王家文 ,  王前文 ,  朱继锋

IPC: H01L21/768 ,  H01L23/528

Abstract: 本发明公开一种半导体连接结构及其制作方法。所述制作方法包括：在第一介质层中对应于金属线的位置处形成第一凹槽；其中，所述第一凹槽的深度不大于所述第一介质层的厚度；在所述第一介质层的顶部沉积形成至少一个第二介质层，并基于所述第一凹槽的形貌形成第二凹槽；刻蚀位于所述第二凹槽下方的所述至少一个第二介质层、所述第一介质层和第三介质层，以形成暴露所述金属线的孔，其中，所述金属线位于所述第三介质层下方。本实施例提供的半导体连接结构的制作方法可使所述至少一个第二介质层可作为硬掩膜层进行所述孔的刻蚀，在刻蚀所述孔时不需要引入额外的硬掩模层，降低了工艺成本，提高了制备效率。

公开(公告)号：CN109830445A

公开(公告)日：2019-05-31

申请号：CN201910001024.1

申请日：2019-01-02

Applicant: 长江存储科技有限责任公司

Inventor： 严孟 ,  胡思平 ,  许健

IPC: H01L21/60 ,  H01L23/485

Abstract: 本发明公开了一种芯片制备方法，包括：提供晶圆，在所述晶圆上电镀金属，形成金属布线层；进行金属电镀洗边，去除晶圆边缘处的部分所述金属布线层，形成具有第一宽度的洗边区；在所述晶圆以及所述金属布线层表面形成介质层；进行晶边修剪，去除晶圆边缘处的部分所述介质层以及一定厚度的所述晶圆，形成具有第二宽度的晶边修剪区；其中，所述第一宽度小于等于所述第二宽度。由于所述晶边修剪区以外区域的所述布线凹槽均被金属布线层填充，因此随着晶边修剪工艺精度水平的提高，在晶边修剪区宽度能够被减小时，晶圆上金属布线层可利用区域可以得到增大。