-
公开(公告)号：CN109634559B
公开(公告)日：2023-02-14
申请号：CN201811329108.X
申请日：2018-11-09
Applicant: 宁波大学
IPC: G06F7/58
Abstract: 本发明公开了一种利用比较器抵御周期性噪声的真随机数发生器，包括热噪声反相器、差分比较器、恒压源、可配置灵敏放大器、反馈单元和D触发器，将差分比较器正输入端和负输入端短接使差分比较器工作在共模模式从而抵御电源纹波和周期性噪声，亚稳态下热噪声反相器输出端的节点热噪声和共模模式下差分比较器的正输入端和负输入端的短接节点处的热噪声相叠加，经可配置灵敏放大器转化为逻辑1或逻辑0再由D触发器采样生成随机序列串行输出，反馈单元根据输出序列偏向性对可配置灵敏放大器进行反馈调节以补偿环境变化和工艺偏差；优点是输出序列随机性较高，功耗较低，且占用芯片I/O资源较少。
-
公开(公告)号：CN109241782B
公开(公告)日：2021-04-23
申请号：CN201811207852.2
申请日：2018-10-17
Applicant: 宁波大学
IPC: G06F21/73
Abstract: 本发明公开了一种利用PMOS工艺偏差的弱物理不可克隆函数电路，包括译码电路、时序控制电路、PUF单元阵列和n个共享脚电路，PUF单元阵列由m×n个PUF单元按照m行n列的方式排布形成，PUF单元包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管且四个PMOS管的宽长比均为TSMC 65nm工艺下的最小尺寸：120nm/60nm，每个共享脚电路分别包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，四个NMOS管的宽长比的取值范围为：2um/60nm～8um/60nm；优点是在具有复位功能的基础上，面积较小，功耗较低，且时延较小，速度快。
-
公开(公告)号：CN108521327B
公开(公告)日：2021-02-12
申请号：CN201810181642.4
申请日：2018-03-06
Applicant: 宁波大学
Abstract: 本发明公开了一种断电存储型SIMON加密电路，包括两个n位移位寄存器、两个n位串转并电路和n位基于忆阻器的密文产生电路，每位基于忆阻器的密文产生电路包括列混合模块、第一波形调整模块、轮密钥加密模块和第二波形调整模块，列混合模块包括第一二输入与门，第一二输入与门包括第一忆阻器和第二忆阻器，第一波形调整模块包括第一反相器和第二反相器，轮密钥加密模块包括结构相同的三个二输入异或门，每个二输入异或门包括第三反相器、第四反相器、二输入或门、第二二输入与门和第三二输入与门，二输入或门包括第三忆阻器和第四忆阻器，第二波形调整模块包括第五反相器和第六反相器；优点是断电时可以自动存储数据，不会造成数据丢失。
-
公开(公告)号：CN108269599B
公开(公告)日：2020-06-16
申请号：CN201810003439.8
申请日：2018-01-03
Applicant: 宁波大学
IPC: G11C11/419
Abstract: 本发明公开了一种平衡位线漏电流的静态存储单元，其特征在于包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、写字线、读字线、读位线、反相读位线、写位线和反相写位线，第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管均为普通阈值的NMOS管，第一PMOS管和第二PMOS管均为低阈值的PMOS管，第五NMOS管、所述的第六NMOS管、第七NMOS管和第八NMOS管均为低阈值的NMOS管；优点是在低工作电压条件下，读取操作速度快，功耗较低，且稳定性较高。
-
公开(公告)号：CN110719098A
公开(公告)日：2020-01-21
申请号：CN201910864562.3
申请日：2019-09-12
Applicant: 宁波大学
IPC: H03K19/003 , H03K19/094 , H03K19/20
Abstract: 本发明公开了一种基于栅电容的抗线串扰与非门电路，包括第一MOS管、第二MOS管、第三MOS管、第四MOS管、低阈值反相器和两个信号采样电路，第一MOS管作为第一个容值调节单元，第二MOS管作为第二个容值调节单元，第三MOS管和第四MOS管构成节点隔离单元，两个信号采样电路构成抗输入干扰单元，低阈值反相器构成滤波单元，低阈值反相器用于滤除两个容值调节单元的电容输出端产生的干扰信号，输出正确的与非逻辑信号；优点是采用该与非门电路设计芯片时，即使各与非门电路之间存在长距离的金属互连线，该与非门电路也能够保持正常工作，进而保证功能模块输出逻辑正确，保证整个芯片能满足设计所要求的功能，增强了芯片鲁棒性。
-
Patent Agency Ranking
公开(公告)号：CN110543766A
公开(公告)日：2019-12-06
申请号：CN201910734385.7
申请日：2019-08-09
Applicant: 宁波大学
IPC: G06F21/57
Abstract: 本发明公开了一种数据处理器抗控制流攻击方法，当数据处理器响应中断服务程序时，将返回地址和二进制密钥输入加密电路中进行加密处理得到加密返回地址，将得到的加密返回地址同时写入数据处理器的堆栈和内置安全寄存器组中，当数据处理器对中断服务程序的响应结束时，分别从数据处理器的堆栈和内置安全寄存器组中读取加密返回地址，然后分别采用第一解密电路和第二解密电路对读取的两个加密返回地址进行解密处理后得到两个解密返回地址，通过地址比较器对两个解密返回地址比较后得出是否受到控制流攻击的结论，数据处理器根据结论判定继续程序还是终止程序；优点是可以实现数据处理器的抗控制流攻击，提高数据处理器的安全性。
-
公开(公告)号：CN106850227B
公开(公告)日：2019-12-06
申请号：CN201611119524.8
申请日：2016-12-08
Applicant: 宁波大学
IPC: H04L9/32
Abstract: 本发明公开了一种采用CNFET实现的三值PUF单元电路及电路，三值PUF电路包括三值行译码器、三值列译码器、三值输出电路和三值PUF单元电路阵列，所述的三值PUF单元电路阵列由3nx3n个三值PUF单元电路排列成3n行×3n列的矩阵，三值PUF单元电路包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管和第十CNFET管；优点是在保证具有正确的逻辑功能的基础上，电路面积较小，具有较好的随机性和唯一性。
-
公开(公告)号：CN106548806B
公开(公告)日：2019-05-24
申请号：CN201610892330.5
申请日：2016-10-13
Applicant: 宁波大学
IPC: G11C19/28
CPC classification number: H04L9/003 , G09C1/00 , G11C7/24 , G11C19/00 , G11C19/28 , H03K3/35625 , H04L2209/12
Abstract: 本发明公开了一种能够防御DPA攻击的移位寄存器，包括四个主从D触发器、十二个二输入与非/与门、四个三输入或非/或门和四十个反相器构成移位寄存器，四个主从D触发器分别具有清零置位功能；优点在于通过利用传统移位寄存器原理和灵敏放大型逻辑电路实现该移位寄存器，采用TSMC 65nm CMOS工艺，Spectre仿真验证表明，本发明的移位寄存器逻辑功能正确，在多种PVT组合下NED均低于2.66％、NSD均低于0.63％，具有显著的防御差分功耗分析性能。
-
公开(公告)号：CN109547207A
公开(公告)日：2019-03-29
申请号：CN201811328058.3
申请日：2018-11-08
Applicant: 宁波大学
IPC: H04L9/32
Abstract: 本发明公开了一种采用2T2R混合结构的物理不可克隆函数电路，包括驱动译码电路、时序控制电路、差分放大器阵列和PUF阵列，PUF阵列由m×m个PUF单元按照m行m列的方式排布形成，每个PUF单元分别包括第一忆阻器、第二忆阻器、第一NMOS管和第二NMOS管，第一忆阻器的一端为PUF单元的位线端，第一忆阻器的另一端和第一NMOS管的漏极连接，第二忆阻器的一端为PUF单元的反相位线端，第二忆阻器的另一端和第二NMOS管的漏极连接，第一NMOS管的栅极和第二NMOS管的栅极连接且其连接端为PUF单元的字线端，第一NMOS管的源极和第二NMOS管的源极均接地；优点是硬件误码率低、且密度高。
-
公开(公告)号：CN109241782A
公开(公告)日：2019-01-18
申请号：CN201811207852.2
申请日：2018-10-17
Applicant: 宁波大学
IPC: G06F21/73
Abstract: 本发明公开了一种利用PMOS工艺偏差的弱物理不可克隆函数电路，包括译码电路、时序控制电路、PUF单元阵列和n个共享脚电路，PUF单元阵列由m×n个PUF单元按照m行n列的方式排布形成，PUF单元包括第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管且四个PMOS管的宽长比均为TSMC 65nm工艺下的最小尺寸：120nm/60nm，每个共享脚电路分别包括第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一二输入与非门和第二二输入与非门，四个NMOS管的宽长比的取值范围为：2um/60nm～8um/60nm；优点是在具有复位功能的基础上，面积较小，功耗较低，且时延较小，速度快。
-
-
-
-
-
-
-
-
-
Search Results
85
records
(took 0.027 seconds)
