-
公开(公告)号：CN101097771B
公开(公告)日：2012-06-27
申请号：CN200610137196.4
申请日：2006-07-31
Applicant: 三星电子株式会社
Inventor： 崔荣暾
IPC: G11C7/10
CPC classification number: H04L7/033 , H04L7/0337
Abstract: 一种抗扭斜方法和装置及使用该方法和装置的数据接收装置。抗扭斜装置包括上/下行检测单元，下限检测单元，上限检测单元，相位检测单元以及缓冲单元。上/下行检测单元响应数据采样时钟信号、第一和第二边沿采样时钟信号对接收的数据信号进行采样，并且利用采样结果确定数据信号的逻辑电平在数据信号的第一至第三的哪一个范围内转换，顺序地触发该数据采样时钟信号、第一和第二边沿采样时钟信号。下限检测单元当数据信号的逻辑电平在第一范围内转换时检测第一范围的下限。上限检测单元当数据信号的逻辑电平在第三范围内转换时检测第三范围的上限。抗扭斜装置可通过有效地减少数据扭斜优化数据采样并可以通过减少抖动的累积最小化数据恢复差错。
-
公开(公告)号：CN119382708A
公开(公告)日：2025-01-28
申请号：CN202410580605.6
申请日：2024-05-11
Applicant: 三星电子株式会社 , 首尔大学校产学协力团
Abstract: 本公开涉及逐次逼近寄存器模数转换器。示例逐次逼近寄存器模数转换器包括：第一采样和保持电路，其在第一时间点对模拟信号进行采样并生成第一输入电压；第二采样和保持电路，其在第二时间点对所述模拟信号进行采样并生成第二输入电压；以及第一模数转换器。第一模数转换器通过接收第一输入电压和第二输入电压、对第一输入电压和第二输入电压进行采样，以及基于第一输入电压的采样结果和第二输入电压的采样结果输出多位数字信号来执行前馈均衡功能。
-
公开(公告)号：CN118609617A
公开(公告)日：2024-09-06
申请号：CN202311353829.5
申请日：2023-10-18
Applicant: 三星电子株式会社
Abstract: 公开了一种操作与外部电子设备通信的电子设备的方法。该方法包括：加载包括至少一个第一条件比特、第一有效比特和第二有效比特的第一用户数据；参考电子设备的转换表中与至少一个第一条件比特相对应的目标转换规则，基于第一用户数据来生成第一中间数据和第二中间数据，与第一中间数据相对应的第一功率值和与第二中间数据相对应的第二功率值之和小于或等于功率阈值；通过对第一中间数据执行第一编码来生成第一符号数据；通过对第二中间数据执行第二编码来生成第二符号数据；以及提供包括第一符号数据和第二符号数据的第一编码数据。
-
公开(公告)号：CN117971737A
公开(公告)日：2024-05-03
申请号：CN202410076666.9
申请日：2018-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。
-
公开(公告)号：CN109753456B
公开(公告)日：2024-01-30
申请号：CN201810933069.8
申请日：2018-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。
-
Patent Agency Ranking
公开(公告)号：CN109584918B
公开(公告)日：2023-06-16
申请号：CN201811138895.X
申请日：2018-09-28
Applicant: 三星电子株式会社
Abstract: 本申请提供一种非易失性存储器装置和包括其的存储装置，所述非易失性存储器装置包括连接至先进先出存储器的输出级的串行流水线结构。先进先出存储器被构造为基于多个先进先出输入时钟信号存储通过具有波流水线结构的数据路径发送的数据，并且基于多个先进先出输出时钟信号输出存储的数据。串行器被构造为基于选择时钟信号将数据输出至输入/输出焊盘。串行流水线结构连接在先进先出存储器与串行器之间，并且被构造为补偿从先进先出存储器输出的存储的数据与选择时钟信号之间的相位差。
-
公开(公告)号：CN115412065A
公开(公告)日：2022-11-29
申请号：CN202210588615.5
申请日：2022-05-26
Applicant: 三星电子株式会社
Abstract: 提供了一种发射器电路、选择电路和操作选择电路的方法。发射器电路包括：时钟生成器，其被配置为生成具有不同相位的多个时钟信号；以及多个选择电路，其被配置为接收多个并行数据信号，以及基于多个时钟信号和接收的多个并行数据信号在输出节点输出串行数据信号。多个选择电路中的每一个包括：数据多路复用器，其被配置为基于多个并行数据信号中的接收到的一个和多个时钟信号生成多个数据选择信号；控制信号生成器，其被配置为基于多个数据选择信号生成第一控制信号和第二控制信号；以及输出驱动器，其连接至输出节点，并且被配置为：基于第一控制信号为输出节点预充电，或者基于第二控制信号将输出节点放电。
-
公开(公告)号：CN115408325A
公开(公告)日：2022-11-29
申请号：CN202210550849.0
申请日：2022-05-18
Applicant: 三星电子株式会社
Abstract: 提供了一种接收并行信号并且响应于并行信号而输出串行信号的发送器电路及其操作方法。所述发送器电路可以包括：时钟生成器，其生成具有各自不同的相位的第一时钟信号；复用器，其包括选择电路，所述选择电路分别被配置为响应于第一时钟信号中的至少两个而将并行信号中的至少两个选择性地提供到输出节点；以及输出驱动器，其通过放大输出节点处的信号来生成串行信号。
-
公开(公告)号：CN107293320B
公开(公告)日：2022-10-14
申请号：CN201710129322.X
申请日：2017-03-06
Applicant: 三星电子株式会社
IPC: G11C7/10 , G06F13/12 , H03K19/0175 , H04B1/40
Abstract: 接收接口电路包括终止电路、缓冲器和接口控制器。终止电路被配置为响应于终止控制信号来改变终止模式。缓冲器被配置为响应于缓冲器控制信号来改变接收特性。接口控制器被配置为生成终止控制信号和缓冲器控制信号，使得缓冲器的接收特性与终止模式的改变相关联地改变。接收接口电路可以通过与终止模式相关联地改变缓冲器的接收特性来支持各种通信标准。使用接收接口电路，可以改善诸如存储系统的收发机系统的通信效率和/或发射机设备与接收机设备之间的兼容性。
-
公开(公告)号：CN114464226A
公开(公告)日：2022-05-10
申请号：CN202111259448.1
申请日：2021-10-27
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/15
Abstract: 提供了一种改进了时钟信号的可靠性的存储器件。该存储器件包括数据模块，该数据模块包括：时钟信号发生器，被配置为从缓冲器接收内部时钟信号，并基于内部时钟信号生成具有不同相位的第一内部时钟信号、第二内部时钟信号、第三内部时钟信号和第四内部时钟信号；以及第一数据信号发生器，被配置为基于第一数据和第一内部时钟信号生成第一数据信号，基于第二数据和第二内部时钟信号生成第二数据信号，基于第三数据和第三内部时钟信号生成第三数据信号，以及基于第四数据和第四内部时钟信号生成第四数据信号。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.04 seconds)
