-
公开(公告)号：CN1555620A
公开(公告)日：2004-12-15
申请号：CN01818467.7
申请日：2001-09-04
Applicant: 松下电器产业株式会社
CPC classification number: H04N21/434 , H04N5/4401 , H04N5/50 , H04N21/4347
Abstract: 利用标识符附加电路对TS解码器输出的各PES数据包(packet)的首部附加确定该PES数据包的信道的标识符，利用标识符选择电路从标识符表读出与PES数据包所附加的标识符对应的PID信息，将PES数据包对每个信道存入相对于读出的PID信息而利用控制单元指示的存储体的存储区CH1～CHn，利用解码电路对每个信道将存储的PES数据包解码。
-
公开(公告)号：CN1499381A
公开(公告)日：2004-05-26
申请号：CN200310120451.0
申请日：2003-11-11
Applicant: 松下电器产业株式会社
IPC: G06F12/08
CPC classification number: G06F12/0848
Abstract: 在一个同时执行多个任务的计算机系统中，高速缓存控制器消除由于执行另一个任务而使一个任务的命中率下降的概率。区域管理单元管理与多个任务对应的高速缓冲存储器中的多个区域。地址接收单元从微处理器接收主存储器中的一个位置的地址，在该地址上存储有待存取以执行多个任务中的一个任务的数据。如果待存取的数据没有存储在高速缓冲存储器中，则高速缓存单元从主存储器中获取包括此数据的数据块，并将所获取的数据块存储到高速缓冲存储器中对应于所述任务的区域中。
-
公开(公告)号：CN1442797A
公开(公告)日：2003-09-17
申请号：CN03106891.X
申请日：2003-03-06
Applicant: 松下电器产业株式会社
CPC classification number: G06F9/3012 , G06F9/30036 , G06F9/3824 , G06F9/3885
Abstract: 数据处理装置包括16个具有寄存器文件和算术运算单元的处理元件，寄存器文件和算术运算单元之间由网络部连接。网络部具有同时实施多个将某个处理元件内的寄存器文件作为输入源，将某个处理元件内的运算单元作为输出目的地的输入输出的选择器。选择器实现同时输入输出，使得即便操作符的分配等产生变化，也可普遍地维持处理元件的运转效率。
-
公开(公告)号：CN1427336A
公开(公告)日：2003-07-02
申请号：CN02157029.9
申请日：2002-12-19
Applicant: 松下电器产业株式会社
IPC: G06F9/38
CPC classification number: G06F9/30014 , G06F7/57
Abstract: 微处理器，包括计算单元，该计算单元(i)包括均能够进行局部数据计算的局部计算单元，和(ii)能够进行N位或少于N位的数据计算，其中N为局部数据计算单元进行数据计算的总位数。当使计算单元根据一条从一个存储器中取得的指令进行数据计算时，该微处理器根据一个以进行数据计算的位数形式选择的位宽模式，来控制局部计算单元，以便(i)使所有的局部计算单元投入运行，或(ii)暂停一个预定数量的局部计算单元的运行，而使其余的局部计算单元投入运行。
-
公开(公告)号：CN1110963C
公开(公告)日：2003-06-04
申请号：CN98108764.7
申请日：1998-03-25
Applicant: 松下电器产业株式会社
IPC: H04N7/30
CPC classification number: H04N19/507 , H04N19/61
Abstract: 位流分解部111从位流中在每块取出编码块图形、编码量化DCT系数。解码部112把编码块图形解码为块图形，把编码量化DCT系数解码为运行长和有效系数值。反量化部115通过运行长和有效系数值产生正交变换系数。反离散余弦变换部116通过正交变换系数产生差分图象。解码控制部110在是跳跃的块时，对第1选择部118进行控制，以选择把第1常数产生部117输出的“常数0”作为要素的块。第1常数产生部117产生把“常数0”作为各要素的块。第1选择部118利用解码控制部110的控制，选择第1常数产生部7输出的“常数0”。图象存储部120存储已经还原的多个参照帧图象。图象还原部119使从图象存储部120内参照帧图象内读出的参照单位图象和解码的差分图象相加，新产生单位图象。
-
Patent Agency Ranking
公开(公告)号：CN1282925A
公开(公告)日：2001-02-07
申请号：CN00126273.4
申请日：2000-07-11
Applicant: 松下电器产业株式会社
IPC: G06F13/28
CPC classification number: G06F13/4022 , G06F13/1673
Abstract: 局部缓冲器13～局部缓冲器15分别对应于多个总线10,吸收由于总线1和总线10～总线12的位宽度不同产生的传送速度的速度差,在总线1和总线10～总线12之间进行数据的输入输出。在希望变更应分配到主器件4～主器件6的频带宽度时,可以变更主器件4～主器件6以及总线10～总线12、局部缓冲器13～局部缓冲器15的读写通道,而不必重新设计存储器件、存储控制器3、总线1。
-
公开(公告)号：CN1232348A
公开(公告)日：1999-10-20
申请号：CN99105521.7
申请日：1999-02-12
Applicant: 松下电器产业株式会社
CPC classification number: H04N5/44508 , H04N5/4401 , H04N5/44504 , H04N19/423 , H04N19/61 , H04N21/4435
Abstract: 在要求确保OSD数据的存储区域时,数据削减控制部64废弃处于所述显示画面上的规定部位的宏数据块,OSD数据存取部63把OSD数据写入到应写入帧存储装置中被废弃的宏数据块的区域内。这样,只有在要求确保OSD数据的存储区域的情况下,才把对应于帧存储装置内的所述显示画面中的规定部位的区域分配给OSD数据存储区,所以不会伴随图象质量的劣化。
-
公开(公告)号：CN1227953A
公开(公告)日：1999-09-08
申请号：CN99101872.9
申请日：1999-02-04
Applicant: 松下电器产业株式会社
IPC: G11C11/406
CPC classification number: G06F13/1647 , G11C7/1072 , G11C7/22
Abstract: 本发明揭示一种存储器控制装置和存储器控制方法以及存储程序的媒体传送对象单元(11)输出与数据读写有关的命令。地址生成单元(12)根据命令生成控制信号，同时输出读取的最初传送字节数。命令生成单元(13)根据控制信号生成控制命令后控制同步存储器(15)。命令生成单元(13)判断传送字节数后进行控制，使得根据数据传送效率高的命令执行。数据处理单元(14)根据控制命令在传送对象单元(11)与同步存储器(15)之间担任数据传送中介。
-
公开(公告)号：CN1211005A
公开(公告)日：1999-03-17
申请号：CN98108100.2
申请日：1998-03-03
Applicant: 松下电器产业株式会社
IPC: G06F9/44
CPC classification number: G06F9/4881 , G06F9/30087 , G06F9/3009 , G06F9/3851 , H04N19/42 , H04N19/61
Abstract: 计数器52为初始值设定为“1”、上限值设定为“4”的计数器,与时钟信号同步地按1、2、3、4、1、2、3、4这样来对触发器51中保存的计数值进行计数。此时钟信号是指令译码控制单元11用于指令的执行控制,所以指令译码控制单元11每执行一次指令计数器52即作一次计数。比较器54将计数器52计数得到的值与整数值“4”进行比较,如果二者相一致,即使任务转换信号chg-task-ex值成为高电平值进行消化下一任务的转换。
-
公开(公告)号：CN1204216A
公开(公告)日：1999-01-06
申请号：CN98108829.5
申请日：1998-04-04
Applicant: 松下电器产业株式会社
CPC classification number: H04N19/90 , H04N5/4401 , H04N21/426 , H04N21/42607 , H04N21/42653 , H04N21/42692 , H04N21/4302 , H04N21/4341
Abstract: 本发明的图象声音处理装置配有:输入输出处理部分,进行由外部要因非同步产生的输入输出处理;和解码处理部分,通过与所述输入输出处理并行,进行以在存储器存储的数据流的解码为主的解码处理。输入输出处理包括:输入从外部非同步输入的所述数据流,并存储于存储器;和把在存储器存储的数据流提供给解码处理部分。对于数据流,解码处理部分构成以条件判断为主的按序处理和除去压缩图象数据的标题解析的压缩图象数据的解码,以便与按序处理并行进行定型处理。
-
-
-
-
-
-
-
-
-
Search Results
71
records
(took 0.047 seconds)
