-
公开(公告)号：CN119212545A
公开(公告)日：2024-12-27
申请号：CN202411239090.X
申请日：2024-09-05
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
Abstract: 本发明公开一种无源器件的制备方法，属于集成电路技术领域。本发明在硅衬底上生长隔离层；通过干法刻蚀形成底电极，其功函数>4.7eV；在底电极上沉积功能层NbOx薄膜，通过调控NbOx薄膜中的氧含量，NbOx薄膜的功函数在3.3eV～4.0eV之间；在功能层上形成顶电极，其功函数>4.7eV；实现功能层NbOx薄膜分别与底电极和顶电极接触电势差保持在1eV～1.8eV。本发明NbOx薄膜的能带与顶电极和底电极的能带匹配，实现forming‑free操作。本发明解决了选通器件初始化带来的可靠性问题，克服了现有技术中大操作电压增加外围电路设计复杂问题。
-
公开(公告)号：CN118890904A
公开(公告)日：2024-11-01
申请号：CN202411012267.2
申请日：2024-07-26
Applicant: 北京大学
IPC: H10B63/00 , H01L21/768
Abstract: 本发明公开一种阻变存储阵列的空气间隙结构的制备方法，属于半导体和CMOS混合集成电路技术领域。本发明在后端阻变存储阵列的制备过程中，利用具有高深宽比的凹槽结构设计，在相邻阻变存储单元之间形成周期性的空气间隙结构。利用本发明可以有效地缓解了由电容耦合引起的信号延迟问题，对于提高新型存储器技术在大规模集成和生产方面的性能具有重要意义。
-
公开(公告)号：CN118885150A
公开(公告)日：2024-11-01
申请号：CN202410911937.8
申请日：2024-07-09
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G06F7/08 , G11C11/40 , G11C11/4063
Abstract: 本发明公开一种基于双晶体管存储阵列的数据排序办法，属于微纳电子学技术领域。本发明采用两个双晶体管存储阵列和外围电路，将要排序的若干数值映射为写字线电平，依次写入不同的双晶体管存储阵列中的存储单元中，利用双晶体管存储单元的特性，得到待排序序列从大到小的排序结果。本发明可以有效减少排序数据与处理器之间的数据传输，有望进一步提升边缘大规模数据排序工作的能效。
-
公开(公告)号：CN118136061A
公开(公告)日：2024-06-04
申请号：CN202410265948.3
申请日：2024-03-08
Applicant: 北京大学
Abstract: 本发明一种高密度存储阵列，属于存储器和CMOS混合集成电路技术领域。该阵列由K个高密度存储单元平行排列构成，每个存储单元包括选N个通晶体管、N*M个二端存储器件、一条源线、一条字线和N*M条位线，N个选通晶体管通过将前一个选通晶体管的漏端连接后一个选通晶体管的源端形成漏源串联结构、栅端均连接到字线，漏源串联结构中的首个选通晶体管的源端与源线相连，M个并联的二端存储器件为一组，共N组对应N个选通晶体管，每组中，M个二端存储器件的一端相互连接、且连接到对应选通晶体管的漏端，另一端分别连至M条位线；所述阵列存储单元间共用N*M条位线。本发明缩小了存储单元的面积，提高了存储阵列集成密度，应用前景广阔。
-
-
Patent Agency Ranking
公开(公告)号：CN116386687B
公开(公告)日：2024-03-19
申请号：CN202310364014.0
申请日：2023-04-07
Applicant: 北京大学
Abstract: 本发明提供了一种平衡电压降影响的存储器阵列，包括一个m行的存储器阵列，分为a个“子块”，每个“子块”内有#imgabs0#行的存储单元；编号为{1，3，5，…，a‑1}的子块定义为“奇数子块”，编号为{2，4，6，…，a}的子块定义为“偶数子块”；“奇数子块”中的存储单元从上到下编号为1、2、3、…、#imgabs1#“偶数子块”中的存储单元从上到下编号为#imgabs2#…、3、2、1；选取所有“奇数子块”和“偶数子块”中编号相同的存储单元组成存储器阵列的子阵列，依次开启子阵列进行计算，每个“子阵列”中所有行器件连到底部模数转换器的总电阻和相等；有效平衡存储器阵列每次计算中的电压降影响，降低存储器阵列向量矩阵乘法计算的偏差。
-
公开(公告)号：CN117521163A
公开(公告)日：2024-02-06
申请号：CN202311453923.8
申请日：2023-11-03
Applicant: 北京大学
Abstract: 本发明公开一种基于互补阻变忆阻器的物理不可克隆函数的实现方法，属于半导体和CMOS混合集成电路技术领域。由于处于高阻态的互补阻变忆阻器有两种不同的状态，且不同状态下的高阻器件对外界激励的响应不同，一种高阻态只可以施加正向电压操作，另一种高阻态只可以施加负向电压操作，基于互补阻变忆阻器构建物理不可克隆函数时的高阻器件都处于相同的状态，可以根据器件所处的状态使用正向脉冲电压或负向脉冲电压实现对物理不可克隆函数进行重构、隐藏或者恢复。因此，基于互补阻变忆阻器构建的物理不可克隆函数具有更高的安全性，有望广泛应用于高安全性的硬件安全保护系统中。
-
公开(公告)号：CN117520261A
公开(公告)日：2024-02-06
申请号：CN202311579814.0
申请日：2023-11-24
Applicant: 北方集成电路技术创新中心(北京)有限公司 , 北京大学
IPC: G06F15/78
Abstract: 本发明公开了一种高能效存内计算电路，属于新型存内计算技术和集成电路架构设计领域。该存内计算电路包括2R阻变存储器存算阵列、行译码器与驱动电路、单斜型模数转换器电路以及移位加法器电路，在存内计算方面，差分权重的2R阵列结构使得矩阵‑向量乘法运算能够在电压域完成，即电压输入‑电压输出方案，避免了在阵列的BL上形成累加大电流,使得线电阻对计算结果的影响减弱，提高了输出精度；不需要引入电流运放，因此具备较低的输出电路复杂度；其输出电压在充分分压之后稳定输出，对外围电路设计的要求也更宽泛，可以采用较小尺寸的晶体管设计，极大程度降低外围电路带来的额外功率面积开销。
-
公开(公告)号：CN116997187A
公开(公告)日：2023-11-03
申请号：CN202310735553.0
申请日：2023-06-20
Applicant: 北京大学
IPC: H10B63/00
Abstract: 本发明提供一种CMOS半导体存储阵列，包括呈矩阵阵列分布的存储单元，存储单元包括存储器以及串联连接的一个P沟道场效应晶体管和一个N沟道场效应晶体管；其中，P沟道场效应晶体管的源极与N沟道场效应晶体管的漏极连接；P沟道场效应晶体管的漏极与N沟道场效应晶体管的源极连接；存储器的一端与P沟道场效应晶体管的漏极连接。利用上述发明能够提高存储阵列的密度，降低对场效应晶体管的驱动能力的要求。
-
公开(公告)号：CN116798478A
公开(公告)日：2023-09-22
申请号：CN202310561689.4
申请日：2023-05-18
Applicant: 北京大学
IPC: G11C15/04
Abstract: 本发明提供一种三态内容寻址存储器，包括氧化物半导体阵列、与氧化物半导体阵列连接的外围写字线驱动电路、TCAM输入、预充电与比较电路，以及逻辑电路；其中，写字线驱动电路用于驱动氧化物半导体阵列的写字线；TCAM输入用于输入待查询数据；预充电与比较电路用于对与待查询数据相对应的读字线进行预充，并将读字线电压与预设的参考电压进行比较，输出比较结果；逻辑电路用于根据比较结果确定与待查询数据相对应的存储地址。利用上述发明能够提高三态内容寻址存储器执行搜索的能效与并行度。
-
-
-
-
-
-
-
-
-
Search Results
183
records
(took 0.024 seconds)
