-
公开(公告)号：CN117651426A
公开(公告)日：2024-03-05
申请号：CN202311662245.6
申请日：2023-12-06
Applicant: 清华大学
Abstract: 一种数据处理装置和制造数据处理装置的方法。该数据处理装置包括控制电路层和与控制电路层层叠设置的存储阵列层。控制电路层包括控制电路，控制电路包括多个第一晶体管，控制电路层包括第一金属层，第一金属层包括多个第一晶体管的源极和/或漏极；存储阵列层包括存储阵列，存储阵列包括排列为多行多列的多个存储单元，多个存储单元每个包括第二晶体管以及与第二晶体管电连接的存储器，存储器包括依次层叠的第一电极、存储功能层；控制电路，被配置为控制存储阵列的操作；第一金属层还包括复用为存储器的第二电极的部分，存储功能层夹置在第一电极和第二电极之间。该数据处理装置可以简化制造工艺，提高数据处理装置的集成度和数据处理效率。
-
公开(公告)号：CN117577151A
公开(公告)日：2024-02-20
申请号：CN202311657064.4
申请日：2023-12-05
Applicant: 清华大学
Abstract: 本公开的实施例提供了一种存储单元、忆阻器阵列、存算一体电路、操作方法。该存储单元包括n个权重单元以及横向选通管。n个权重单元中的每个包括第一忆阻器元件和第一开关元件，第一忆阻器元件的第一电极与第一开关元件的第一极电连接，第一忆阻器元件的第二电极作为对应的权重单元的第二端且用于接收第一位线信号，n个权重单元的第一开关元件的第二极分别用作对应的权重单元的第一端且彼此电连接，并与横向选通管的第一端电连接，各个第一开关元件的控制极分别用于接收不同的第一字线信号，横向选通管的第二端用于接收源线信号，横向选通管的控制端用于接收第二字线信号。
-
公开(公告)号：CN117497026A
公开(公告)日：2024-02-02
申请号：CN202210876166.4
申请日：2022-07-25
Applicant: 清华大学
IPC: G11C13/00
Abstract: 提供一种存储器单元、阵列电路结构及数据处理方法。存储器单元包括至少一个阻变器件和至少两个开关元件，至少一个阻变器件包括第一阻变器件，至少两个开关元件包括第一开关元件以及第二开关元件，第一阻变器件的第一端与第一位线端连接；第一开关元件的第一极与第一阻变器件的第二端连接，第一开关元件的第二极与第二开关元件的第一极连接，第一开关元件的控制极与第一字线端连接；第二开关元件的第二极与源线端连接，第二开关元件的控制极与选择控制端连接。该存储器单元可实现对至少一个阻变器件单独控制，当多个该存储器单元设置于阵列电路中进行并行计算时，可使得阵列电路结构具有较高的控制灵活性，功耗小，且计算结果具有较高准确度。
-
公开(公告)号：CN117460401A
公开(公告)日：2024-01-26
申请号：CN202311595478.9
申请日：2023-11-27
Applicant: 清华大学 , 北方集成电路技术创新中心(北京)有限公司
Abstract: 一种阻变存储器和存储器件。该阻变存储器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，第一电极和所述第二电极中的至少一个在靠近阻变层的一侧具有第一界面区域和第二界面区域，位于第一界面区域的电极材料的氧结合能力小于位于第二界面区域的电极材料的氧结合能力。该阻变存储器中导电细丝更容易形成在第二界面区域处，从而使得导电细丝的形成位置更集中且稳定，可增强器件的一致性，进而增强器件的可靠性。
-
公开(公告)号：CN117435159A
公开(公告)日：2024-01-23
申请号：CN202311386531.4
申请日：2023-10-24
Applicant: 清华大学
Abstract: 一种补偿存算一体装置中计算结果偏移的方法及存算一体装置。该方法包括：在存算一体装置上映射运算权重和补偿权重；获取包括偏移补偿元素的输入向量；使用该存算一体装置对该输入向量进行运算。该方法利用存算一体装置中现有的存储阵列和外围电路，通过使用少数存储阵列来映射额外的权重，并在输入向量中增加偏移补偿元素，实现在模拟域减小存算一体装置中计算结果的偏移。通过本公开的实施例提供的方法，可以以更小的功耗和延迟实现对存算一体装置的计算结果偏移的补偿。
-
Patent Agency Ranking
公开(公告)号：CN117008748A
公开(公告)日：2023-11-07
申请号：CN202310770328.0
申请日：2023-06-27
Applicant: 清华大学
Abstract: 本申请涉及一种基于非易失性存储器的智能屏幕系统及控制方法，其中，包括：双层ITO导电层，用于检测高频扫描电流的电流改变量，确定用户触摸输入位置，并获取用户的输入信息，以基于用户触摸输入位置发送电压脉冲；屏蔽层，用于为双层ITO导电层屏蔽干扰电信号；非易失性存储器层，用于接收电压脉冲，并根据电压脉冲确定非易失性存储器的当前功能模式，以对输入信息进行存储或计算操作。由此，解决了传统屏幕技术中，触摸技术只提供了用户的输入信息，无法在屏幕端对信息进行处理，信息处理效率和智能化程度较低等问题。
-
公开(公告)号：CN116883713A
公开(公告)日：2023-10-13
申请号：CN202310603292.7
申请日：2023-05-25
Applicant: 清华大学
IPC: G06V10/764 , G06V10/774 , G06V40/20 , G06N3/08
Abstract: 本申请涉及人工智能技术领域，特别涉及一种基于全光电忆阻器的储备池系统的动作分类方法，该方法包括：获取目标人体至少一个部位的变化信号，将每个部位的变化信号转换为对应的光脉冲序列输入到处于动态光电模式的全光电忆阻器，得到至少一个高维信号，将至少一个高维信号通过全光电忆阻器的非易失性的线性输出层进行权重训练，得到不同输出节点对应的权重值，根据不同输出节点对应的权重值进行分类，得到目标人体的当前动作。由此，解决了储备池计算中需要配置两种不同硬件带来的架构与集成复杂度较高等问题，设计了一种具有多功能多模态的光电器件，不仅在同一硬件上实现储备池“感存算一体”任务，而且可以实现对视频动作的高精度分类。
-
公开(公告)号：CN116779588A
公开(公告)日：2023-09-19
申请号：CN202210226722.3
申请日：2022-03-09
Applicant: 清华大学
IPC: H01L23/535 , H01L23/528 , H01L23/48 , H01L21/768
Abstract: 一种中介层及其制作方法和集成电路。该中介层包括衬底基板、第一钝化层和后端器件。衬底基板设置有贯穿衬底基板的多个基板通孔；第一钝化层位于衬底基板上；后端器件位于第一钝化层远离衬底基板的一侧。后端器件包括有源层，有源层与衬底基板不同。由此，后端器件可以通过后端工艺在第一钝化层上堆叠，同时又不影响衬底基板的基板通孔的互连密度，进而可以通过增加后端器件为整体系统的设计提供更加丰富的功能，并能降低生产制造成本。
-
公开(公告)号：CN116761501A
公开(公告)日：2023-09-15
申请号：CN202210202535.1
申请日：2022-03-03
Applicant: 清华大学
IPC: H10N70/20
Abstract: 一种忆阻器及其制备方法，该忆阻器包括第一电极、第二电极以及第一电极和第二电极之间的阻变层，其中，该阻变层包括金属氧化物，且配置为在第一电极和第二电极上施加的电压信号的控制下形成连接第一电极和第二电极的金属氧化物通道，该金属氧化物通道可以至少部分被相变以在第一导电态和第二导电态之间转变，该金属氧化物掺杂有掺杂元素，该掺杂元素与金属氧化物中的部分氧原子通过化学键键合。该忆阻器可具有形态、位置等更稳定的金属氧化物通道，且具有更稳定的第一导电态和第二导电态之间转变所处的阈值电压和保持电压。
-
公开(公告)号：CN116744775A
公开(公告)日：2023-09-12
申请号：CN202310603538.0
申请日：2023-05-25
Applicant: 清华大学
Abstract: 本申请涉及一种多功能光电忆阻器件及光电忆阻器件阵列的制备方法。多功能光电忆阻器件包括：由预设的涂层材料制成的底电极；设置于底电极上方的阻变层，用于形成导电细丝；设置于阻变层上方的过渡层，用于构建阻变层与过渡层之间的表面缺陷态，并提供满足预设计量条件的氧离子；设置于过渡层上方的上电极，对阻变层、过渡层和底电极进行保护。由此，通过将多功能光电忆阻器件制备到CMOS晶体管的源端，晶体管通过外围电路以及底部译码电路和互连线将128×8个光电忆阻器进行集成，解决了现阶段人工视觉系统所研究的光电器件层面功能单一，缺少大规模集成的问题，实现器件多功能多模态的融合，为感存算一体的实现提供硬件基础。
-
-
-
-
-
-
-
-
-
Search Results
302
records
(took 0.03 seconds)
