-
公开(公告)号：CN119835976A
公开(公告)日：2025-04-15
申请号：CN202311314453.7
申请日：2023-10-11
Applicant: 世界先进积体电路股份有限公司
Abstract: 本发明公开了一种半导体装置及其制造方法，该半导体装置包括一基底，具有一第一表面和一第二表面；一闸极接垫和一源极接垫，彼此侧向分离，均设置于基底的第一表面之上；一汲极区，设置于基底的第二表面；一第一沟槽，设置于基底中，位于闸极接垫的正下方；一导电部，填充于第一沟槽内；一介电衬层，设置于第一沟槽内且围绕导电部；一第一掺杂区，位于第一沟槽的侧边；一第二沟槽，设置于基底中，位于源极接垫的正下方；一闸极电极，填充于第二沟槽内；一闸极介电层，设置于第二沟槽内且围绕闸极电极；以及一源极区，位于第二沟槽的侧边，其中第一掺杂区和源极区具有相同的导电类型。
-
公开(公告)号：CN119650522A
公开(公告)日：2025-03-18
申请号：CN202311194305.6
申请日：2023-09-15
Applicant: 世界先进积体电路股份有限公司
IPC: H01L23/31 , H01L23/367 , H01L23/373 , H01L23/495 , H01L21/56 , H01L21/60 , H01L23/488 , H01L23/482
Abstract: 搭配特有的芯片基底材料及特性，开发一种新的封装结构，包含导线架、晶粒、接合线、第一焊料以及模封材料。晶粒包含基底，接合垫设置于基底的第一表面之上，以及背面金属层设置于基底的第二表面上。导线架包含凹槽，晶粒设置于凹槽内。接合线电连接晶粒的接合垫至导线架，第一焊料设置于晶粒的背面金属层和凹槽之间，且第一焊料将晶粒焊接至导线架。模封材料包覆晶粒和接合线，且覆盖导线架。
-
公开(公告)号：CN119602781A
公开(公告)日：2025-03-11
申请号：CN202311165084.X
申请日：2023-09-11
Applicant: 世界先进积体电路股份有限公司
IPC: H03K19/0185 , H03K19/003
Abstract: 本发明提供一种位准转换器，包括位准转换电路及电压追踪电路。位准转换电路通过输入端接收输入信号，且将输入信号由第一电源域转换为第二电源域，以于输出端产生输出信号。电压追踪电路耦接第一电源端以及第二电源端，且追踪第一电源端的电压以及第二电源端的电压中具有较低位准的一者以产生一控制电压。位准转换电路包括第一N型晶体管以及第二N型晶体管。第一N型晶体管具有耦接输入端的栅极、耦接第一节点的漏极、以及耦接接地的源极。第二N型晶体管具有接收控制电压的栅极、耦接输出端于第二节点的漏极、以及耦接输入端的源极。
-
公开(公告)号：CN119364858A
公开(公告)日：2025-01-24
申请号：CN202310898403.1
申请日：2023-07-21
Applicant: 世界先进积体电路股份有限公司
Abstract: 一种静电放电保护装置及晶体管结构，所述静电放电保护装置包括一基底、一深阱、一第一阱、一第二阱、一第三阱、一第四阱、一第五阱、一第一掺杂区、一第二掺杂区、一第三掺杂区以及一栅极结构。深阱形成于基底之上。第一至第四阱形成于深阱之上。第五阱形成于第四阱之中。第一掺杂区形成于第一阱之中。第二掺杂区形成于第二阱之中。第三掺杂区形成于第四阱之中。栅极结构覆盖第三阱。基底、第二阱、第四阱、第二掺杂区、第三掺杂区具有第一导电型。深阱、第一阱、第三阱、第五阱、第一掺杂区具有第二导电型。
-
公开(公告)号：CN112117328B
公开(公告)日：2024-12-24
申请号：CN201910531674.7
申请日：2019-06-19
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/778 , H01L23/00 , H01L23/552 , H01L21/335
Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包含主动区和位于主动区的周围的周边区，周边区包含密封结构区。上述半导体装置包含基板以及位于基板上的晶种层。上述半导体装置亦包含位于晶种层上并位于主动区和周边区中的含氮化镓的复合层。上述半导体装置还包含设置在主动区中并位于含氮化镓的复合层上的栅极电极、源极电极和漏极电极，且源极电极和漏极电极分别位于栅极电极相对两侧。上述半导体装置还包含位于密封结构区中的密封结构，密封结构包括阻挡结构和位于阻挡结构上的密封件，阻挡结构对应主动区的周围设置，且贯穿含氮化镓的复合层和晶种层。本发明可以充分保护主动区的电子元件，进而提高电子元件的良品率与品质。
-
Patent Agency Ranking
公开(公告)号：CN118899332A
公开(公告)日：2024-11-05
申请号：CN202310493552.X
申请日：2023-05-05
Applicant: 世界先进积体电路股份有限公司
IPC: H01L29/40 , H01L29/06 , H01L29/872 , H01L27/06
Abstract: 本发明提供一种半导体结构及半导体装置，包括：衬底；外延层，设置于衬底上；多个场板结构，包括分别设置于半导体结构的第一单元及第二单元中的第一场板结构及第二场板结构；多个遮蔽层，设置于场板结构的多个底部与外延层之间；上电极层，覆盖场板结构，其中上电极层在第一单元中与外延层分隔且在第二单元中直接接触外延层；以及下电极层，设置于衬底下且与外延层相对。
-
公开(公告)号：CN118897357A
公开(公告)日：2024-11-05
申请号：CN202310493553.4
申请日：2023-05-05
Applicant: 世界先进积体电路股份有限公司
Abstract: 本发明提供了一种光学结构及其形成方法，该方法包括：提供一基板，其中该基板包括一下包覆层以及设置于该下包覆层上的一光通道材料层；对该光通道材料层进行至少一局部氧化工艺以形成嵌入该光通道材料层的多个氧化部件；以及进行一图案化工艺以将该光通道材料层图案化为一光通道层，且在该光通道层的顶部具有一弧面，其中该下包覆层的一介电常数小于该光通道层的一介电常数。
-
公开(公告)号：CN114487039B
公开(公告)日：2024-11-05
申请号：CN202011143756.3
申请日：2020-10-23
Applicant: 世界先进积体电路股份有限公司
Abstract: 本发明实施例提供一种电容式生物感测器。电容式生物感测器包括：晶体管、设置于晶体管上的内连线结构以及设置于内连线结构上的钝化层。内连线结构包括晶体管上的第一金属结构、第一金属结构上的第二金属结构以及第二金属结构上的第三金属结构。第三金属结构包括依序堆迭的第一导电层、第二导电层与第三导电层。钝化层具有开口，其露出部分的第三金属结构。电容式生物感测器更包括设置于内连线结构上的感测区。感测区包括第一感测电极与第二感测电极，第一感测电极由第三导电层形成，且第二感测电极设置于钝化层上。
-
公开(公告)号：CN118315382A
公开(公告)日：2024-07-09
申请号：CN202310028829.1
申请日：2023-01-09
Applicant: 世界先进积体电路股份有限公司
IPC: H01L27/02
Abstract: 一种半导体结构及静电放电保护装置，包括一衬底、一第一阱、一第一掺杂区、一第二掺杂区、一第三掺杂区、一第二阱、一第四掺杂区以及一第五掺杂区。衬底具有一第一导电型。第一阱设置于衬底之中，并具有一第二导电型。第一掺杂区设置于第一阱之中，并具有第二导电型。第二掺杂区设置于第一阱之中，并具有第一导电型。第三掺杂区设置于第一阱之中，并具有第一导电型。第二阱设置于第一阱之中。第四掺杂区设置于第二阱之中，并具有第一导电型。第五掺杂区设置于第二阱之中，并具有第二导电型。
-
公开(公告)号：CN118198006A
公开(公告)日：2024-06-14
申请号：CN202211596322.8
申请日：2022-12-13
Applicant: 世界先进积体电路股份有限公司
IPC: H01L23/31 , H01L23/29 , H01L29/423 , H01L29/778
Abstract: 一种半导体装置，包含半导体通道层和半导体阻挡层设置于基底上，钝化层覆盖半导体阻挡层，第一栅极电极和第二栅极电极侧向分离，且至少部分分别设置于钝化层内，其中沿着第一方向，第一栅极电极的第一栅极长度小于第二栅极电极的第二栅极长度，以及源极电极和漏极电极设置在半导体通道层上，其中第二栅极电极电连接至源极电极，且第一栅极电极和第二栅极电极彼此电性隔离。
-
-
-
-
-
-
-
-
-
Search Results
647
records
(took 0.095 seconds)
