公开(公告)号：CN119789519A

公开(公告)日：2025-04-08

申请号：CN202411352136.9

申请日：2024-09-26

Applicant: 三星电子株式会社

Inventor： 南瑞祐 ,  申宪宗 ,  李上羲

IPC: H10D84/85 ,  H10D84/03

Abstract: 在根据实施例的集成电路器件及其制造方法中，在包括用于具有基于缩小尺寸而减小的面积的器件区域的背面配电网络在内的结构中，接触融合桥形成在源极/漏极接触件上，并且因此，可以降低制造工艺的难度并且可以增强电特性。

公开(公告)号：CN119521760A

公开(公告)日：2025-02-25

申请号：CN202410342405.7

申请日：2024-03-25

Applicant: 三星电子株式会社

Inventor： 辛宗珉 ,  申宪宗 ,  朴葰颖 ,  张在兰 ,  李上羲 ,  克尔姆·里姆 ,  韩成奎

IPC: H10D84/83 ,  H10D84/03

Abstract: 一种半导体器件，包括：下层间绝缘层；第一有源图案和第二有源图案，在下层间绝缘层上；栅电极，在第一有源图案和第二有源图案上；第一源区，在栅电极的第一侧上；第二源区，在栅电极的第二侧上；第三源区，在栅电极的第一侧上；漏区，在栅电极的第二侧上；第一接触部，与栅电极相邻，并且连接到第一源区和第三源区；第二接触部，与栅电极相邻，并且连接到第二源区；第三接触部，与栅电极相邻，并且连接到漏区；下布线层，在下层间绝缘层内部；以及通孔，将下布线层和第一接触部连接。

公开(公告)号：CN119155987A

公开(公告)日：2024-12-17

申请号：CN202410651686.4

申请日：2024-05-23

Applicant: 三星电子株式会社

Inventor： 韩成奎 ,  申宪宗 ,  朴葰颖 ,  李上羲 ,  张在兰 ,  郑旻基

IPC: H10B10/00

Abstract: 一种集成电路半导体器件，包括：基底层，包括第一表面和第二表面；栅极结构，在基底层的第一表面上；第一源漏区，在栅极结构的一侧上；第二源漏区，在栅极结构的另一侧上；第一占位部，在第一源漏区的下部中的基底层中，并且电连接到第一源漏区；第二占位部，在第二源漏区的下部中的基底层中；以及金属电力轨，在基底层的第二表面上的第一占位部和第二占位部上，并且电连接到第一占位部。

公开(公告)号：CN118899314A

公开(公告)日：2024-11-05

申请号：CN202410533945.3

申请日：2024-04-30

Applicant: 三星电子株式会社

Inventor： 辛宗玟 ,  申宪宗 ,  朴葰颖 ,  张在兰

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本公开提供了半导体器件及其制造方法。一种半导体器件可以包括支撑构件、有源区、源极区和漏极区以及栅电极。支撑构件可以包括基板绝缘层，该基板绝缘层包括分隔绝缘体和设置在分隔绝缘体之间的空间处的电源布线。有源区可以设置在电源布线上。源极区和漏极区可以与有源区相邻地设置。栅电极可以设置在有源区上。

公开(公告)号：CN109755218B

公开(公告)日：2024-03-08

申请号：CN201810567838.7

申请日：2018-06-05

Applicant: 三星电子株式会社

Inventor： 郭玟灿 ,  全辉璨 ,  申宪宗 ,  刘素罗 ,  李相炫 ,  黄寅灿

IPC: H01L23/538 ,  H01L21/768

公开(公告)号：CN112420697A

公开(公告)日：2021-02-26

申请号：CN202010715381.7

申请日：2020-07-23

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  申宪宗 ,  郭玟灿 ,  朴贤镐 ,  郑圣宪 ,  郑涌植 ,  池祥源 ,  黄寅灿

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/45

Abstract: 一种半导体器件包括：衬底，包括第一有源区和第二有源区；第一源极/漏极图案，在第一有源区上；第二源极/漏极图案，在第二有源区上；分隔电介质图案，在第一源极/漏极图案与第二源极/漏极图案之间的衬底上；以及第一接触图案，在第一源极/漏极图案上，其中第一接触图案包括：第一金属图案；第一阻挡图案，在第一金属图案与第一源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与第一源极/漏极图案之间，其中第一阻挡图案接触分隔电介质图案并且沿着第一金属图案的与分隔电介质图案相邻的侧壁延伸。

公开(公告)号：CN106057803B

公开(公告)日：2021-01-01

申请号：CN201610102379.6

申请日：2016-02-24

Applicant: 三星电子株式会社

Inventor： 朴炳哉 ,  申宪宗 ,  赵学柱 ,  吕京奂

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供一种半导体器件，其包括：从衬底突出的鳍有源区以及限定所述鳍有源区的隔离区；与所述鳍有源区和所述隔离区交叉的栅极图案；以及形成在所述栅极图案的侧表面上且延伸到所述隔离区的表面上的栅极间隔件。

公开(公告)号：CN108063139A

公开(公告)日：2018-05-22

申请号：CN201711096653.4

申请日：2017-11-09

Applicant: 三星电子株式会社

Inventor： 全辉璨 ,  裵德汉 ,  申宪宗 ,  张在兰 ,  赵文祺 ,  曹永宇

IPC: H01L27/06 ,  H01L23/64

CPC classification number: H01L27/0629 ,  H01L21/32139 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/5228 ,  H01L23/53295 ,  H01L28/20 ,  H01L29/0696

Abstract: 一种半导体器件包括：包括第一区域和第二区域的基板；在基板的第一区域上的单元栅图案；在基板的第二区域上的虚设栅图案；在基板的第二区域上且在虚设栅图案之上的电阻器图案；以及联接到每个连接区的连接结构。电阻器图案包括主体区和在主体区的两侧的连接区。当在平面图中看时，虚设栅图案交叠主体区而不交叠连接区。

公开(公告)号：CN1992276A

公开(公告)日：2007-07-04

申请号：CN200610171225.9

申请日：2006-12-21

Applicant: 三星电子株式会社

Inventor： 张讚三 ,  前田茂伸 ,  吴昌奉 ,  申宪宗

IPC: H01L27/092 ,  H01L21/8238

CPC classification number: H01L29/0847 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823878 ,  H01L21/823892 ,  H01L27/0922 ,  H01L29/0692 ,  H01L29/1079 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

Abstract: 本发明提供了一种不对称半导体装置及其制造方法，使用数目减少的工艺步骤在公共衬底上形成高电压和低电压晶体管，该方法包括：在由延伸到衬底中第一深度的隔离结构所分开的衬底上形成至少第一高电压晶体管阱和第一低电压晶体管阱，使用第一掩模和第一注入工艺同时在低电压晶体管阱的沟道区和高电压晶体管阱的漏区中注入第一导电类型的掺杂材料。

公开(公告)号：CN1627477A

公开(公告)日：2005-06-15

申请号：CN200410100720.1

申请日：2004-12-10

Applicant: 三星电子株式会社

Inventor： 金成勋 ,  申宪宗

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/31 ,  H01L21/768 ,  H01L21/3205

CPC classification number: H01L28/40 ,  H01L21/76838 ,  H01L23/5223 ,  H01L28/75 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种包括金属－绝缘体－金属(MIM)电容器的半导体器件及其制造方法，在绝缘层上顺序地形成第一金属层和电介质膜。电介质膜被构图，其中剩余部分被合并入MIM电容器中，以及在图案化的电介质膜和第一金属层上形成第二金属层。同时构图第二金属层、图案化的电介质膜以及第一金属层。当形成包括由第一金属层形成的下电极、电介质膜以及由第二金属层形成的上电极时，通过层叠第一和第二金属层来形成互连。