公开(公告)号：CN116013984A

公开(公告)日：2023-04-25

申请号：CN202211263160.6

申请日：2022-10-14

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 陈思彤 ,  潘嘉 ,  陈正嵘 ,  钱文生 ,  许昭昭 ,  宋婉 ,  刘冬华

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10 ,  H01L21/336

Abstract: 本申请涉及半导体集成电路制造技术领域，具体涉及一种深槽超结DMOS器件及其制作方法。器件包括：第一导电类型基底层，第一导电类型基底层包括相对的正面和背面，正面形成源极，背面形成漏极；第二导电类型阱区，第二导电类型阱区位于源极的下层；第二导电类型埋层柱，第二导电类型埋层柱形成于第一导电类型基底层中，且从第二导电类型阱区的下表面向下延伸；多晶硅沟槽结构，多晶硅沟槽结构形成于第二导电类型埋层柱的左、右两侧，且多晶硅沟槽结构从正面向下延伸依次穿过源极、第二导电类型阱区，多晶硅沟槽结构的底端伸出第二导电类型阱区；第一导电类型注入区，第一导电类型注入区包围在伸出第二导电类型阱区的多晶硅沟槽结构的底端。

公开(公告)号：CN111900087B

公开(公告)日：2022-09-20

申请号：CN202010897106.1

申请日：2020-08-31

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 冯超 ,  陈正嵘 ,  潘嘉 ,  姚廷辉 ,  靳宇

IPC: H01L21/331 ,  H01L29/739

Abstract: 本申请公开了一种IGBT器件的制造方法，涉及半导体制造领域。该IGBT器件的制造方法包括在衬底上形成IGBT器件的源区，衬底为MCZ衬底；对衬底进行退火处理，在退火过程中源区表面形成一层氧化物；在衬底上形成层间介质层，层间介质层由氮化硅层、第一类氧化物层、第二类氧化层组成，用于形成第一类氧化物层的材料与用于形成第二类氧化物层的材料不同；使用氮气对衬底进行退火处理：解决了12＂产线上IGBT器件的击穿电压蠕变严重的问题；达到了改善IGBT器件的性能，优化利用MCZ衬底制造IGBT器件的生产工艺的效果。

公开(公告)号：CN108389859A

公开(公告)日：2018-08-10

申请号：CN201810275148.4

申请日：2018-03-30

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陈正嵘

IPC: H01L27/02 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明公开了一种沟槽栅MOSFET中集成ESD多晶硅层的结构，ESD多晶硅层设置在栅极衬垫区中，ESD多晶硅层形成于第二沟槽中且ESD多晶硅层的顶部表面的位置低于或等于第二沟槽的顶部表面并形成周侧无台阶的ESD多晶硅层；第二沟槽的深度浅于沟槽栅的第一沟槽的深度；周侧无台阶的ESD多晶硅层使接触孔的开口形成后的金属填充是在无台阶的层间膜上进行，能消除周侧具有台阶的ESD多晶硅层在进行接触孔的金属填充和回刻时产生的金属残留。本发明还公开了一种沟槽栅MOSFET中集成ESD多晶硅层的方法。

公开(公告)号：CN104517824B

公开(公告)日：2017-08-08

申请号：CN201410377576.X

申请日：2014-08-01

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陆珏 ,  陈正嵘

IPC: H01L21/28

Abstract: 本发明公开了一种沟槽型双层栅的制造方法，包括步骤：在半导体外延层上形成沟槽；淀积衬垫氧化膜；淀积一层氮化膜；采用淀积加回刻工艺在沟槽底部填充第一层多晶硅；对氮化膜进行回刻将衬垫氧化膜的顶部表面露出；对衬垫氧化膜进行湿法腐蚀将沟槽侧面需要形成栅氧的区域露出；对氮化膜进行腐蚀到低于第一层多晶硅的顶部表面并形成一凹陷区；进行热氧化在沟槽侧面形成栅氧以及对第一层多晶硅的顶部热氧化形成第一氧化层；采用淀积加回刻工艺形成填充沟槽顶部的第二层多晶硅。本发明能避免在双层多晶硅之间形成尖角结构。

公开(公告)号：CN104037082B

公开(公告)日：2017-02-15

申请号：CN201310068065.5

申请日：2013-03-04

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陈正嵘 ,  丛茂杰 ,  陈菊英

IPC: H01L21/336 ,  H01L21/60

Abstract: 本发明公开了一种用于沟槽功率绝缘栅场效应晶体管的自对准工艺方法，包括：步骤1、ONO结构的刻蚀阻挡层的形成；步骤2、刻蚀阻挡层开孔刻蚀；步骤3、深沟槽刻蚀及栅氧生长；步骤4、栅多晶硅填充及同刻；步骤5、第二层氧化膜刻蚀；步骤6、多晶硅氧化；步骤7、预留部分的氮化膜刻蚀；步骤8、预留部分的第一层氧化膜刻蚀；步骤9、沟槽式接触孔形成。本发明解决了小间距尺寸的沟槽功率绝缘栅场效应晶体管中接触孔对准精度问题，提高工艺可控性，为进一步缩小沟槽功率绝缘栅场效应晶体管的间距尺寸提供了可行的解决方案。

公开(公告)号：CN104795446A

公开(公告)日：2015-07-22

申请号：CN201510184263.7

申请日：2015-04-17

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陈正嵘

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L21/28

CPC classification number: H01L29/78 ,  H01L21/28017 ,  H01L21/768 ,  H01L21/76897 ,  H01L29/401 ,  H01L29/66477 ,  H01L29/66666 ,  H01L29/7828

Abstract: 本发明公开了一种沟槽栅MOSFET，包括：形成于硅衬底中的栅沟槽，栅沟槽的位置由硬掩膜定义；在栅沟槽内表面形成有栅介质层并填满多晶硅栅；在各栅沟槽顶部形成有局部场氧化层，局部场氧化层的位置采用定义栅沟槽的位置的硬掩膜定义，局部场氧化层还延伸到栅沟槽外部的硅中并形成鸟嘴；源区形成于相邻两个栅沟槽之间的硅衬底表面；源区的接触孔的位置由相邻两个局部场氧化层自对准定义，源区的接触孔和栅沟槽之间的间距由局部场氧化层的鸟嘴的长度确定。本发明还公开了一种沟槽栅MOSFET的制造方法。本发明能实现源区的接触孔的自对准定义，能使器件的尺寸得到最大限度的缩小，提高集成度以及降低成本。

公开(公告)号：CN104701174A

公开(公告)日：2015-06-10

申请号：CN201310661168.2

申请日：2013-12-09

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 丛茂杰 ,  周颖 ,  陈正嵘

IPC: H01L21/336

CPC classification number: H01L29/66409

Abstract: 本发明公开了一种用于优化中压沟槽栅MOS加工工艺的方法，该方法的最小光刻层数为3层，分别是沟槽光刻、接触孔光刻、金属层光刻；利用沟槽光刻同时定义沟槽图形和body注入图形，其中body注入图形包括保护环结构。然后充分利用CVD氧化硅成膜特性和干法回刻蚀各项异性原理，将部分body注入图形中填满氧化硅，在沟槽图形区域形成oxide侧墙。最终实现利用一层光刻，实现沟槽和body两层图形的定义。本发明对现有中压沟槽栅MOS版图设计及加工工艺进行改进，节省了一层光刻工艺，从而缩短工艺流程、降低工艺成本。

公开(公告)号：CN102931216B

公开(公告)日：2015-04-08

申请号：CN201110229098.4

申请日：2011-08-11

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 金勤海 ,  陈正嵘 ,  徐俊杰

IPC: H01L29/06 ,  H01L29/739 ,  H01L21/331

Abstract: 本发明公开了一种集成有肖特基二极管的绝缘栅双极晶体管结构，包括IGBT，所述IGBT的N型漂移区的顶部包括被多晶硅栅覆盖的区域和未被多晶硅栅覆盖的区域，未被多晶硅栅覆盖的区域与其上方金属形成肖特基接触，使肖特基二极管与IGBT集成在一起，与IGBT的集电极-发射极形成并联关系。本发明将肖特基二极管集成在IGBT中，当IGBT电流从发射极向集电极导通时，能够起续流作用，从而使开关速度提高，开关功耗降低；当IGBT电流从集电极向发射极导通关断时，能够为少数载流子的反向恢复多提供一旁路，从而使得续流关断的反向恢复时间大大减小，开关速度提高。本发明还公开了一种集成有肖特基二极管的绝缘栅双极晶体管结构的制备方法。

公开(公告)号：CN109148280A

公开(公告)日：2019-01-04

申请号：CN201810756611.7

申请日：2018-07-11

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 张辉 ,  陈正嵘 ,  周颖 ,  王鹏飞 ,  肖泽龙

IPC: H01L21/28 ,  H01L21/336

CPC classification number: H01L21/2807 ,  H01L21/28114 ,  H01L21/28123 ,  H01L29/66681

Abstract: 本发明公开了一种改善多晶硅台阶侧面金属残留的方法包括如下步骤：步骤一、形成多晶硅层并形成光刻胶图形定义出多晶硅结构的形成区域。步骤二、对多晶硅层进行刻蚀形成具有垂直侧面台阶的多晶硅结构。步骤三、沉积厚度大于等于侧面台阶的高度的第一氧化层。步骤四、对第一氧化层进行全面刻蚀在多晶硅结构的侧面处形成侧墙。步骤五、沉积由常压氧化硅和硼磷硅玻璃叠加而成的厚度小于多晶硅层的厚度的层间膜。步骤六、对硼磷硅玻璃进行退火回流并在多晶硅结构的台阶处形成第三倾斜结构。步骤七、形成接触孔的开口。步骤八、形成金属层并进行金属层的刻蚀。本发明能消除在多晶硅结构的侧面台阶处的金属残留。

公开(公告)号：CN104795446B

公开(公告)日：2018-02-06

申请号：CN201510184263.7

申请日：2015-04-17

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 陈正嵘

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/768 ,  H01L21/28

Abstract: 本发明公开了一种沟槽栅MOSFET，包括：形成于硅衬底中的栅沟槽，栅沟槽的位置由硬掩膜定义；在栅沟槽内表面形成有栅介质层并填满多晶硅栅；在各栅沟槽顶部形成有局部场氧化层，局部场氧化层的位置采用定义栅沟槽的位置的硬掩膜定义，局部场氧化层还延伸到栅沟槽外部的硅中并形成鸟嘴；源区形成于相邻两个栅沟槽之间的硅衬底表面；源区的接触孔的位置由相邻两个局部场氧化层自对准定义，源区的接触孔和栅沟槽之间的间距由局部场氧化层的鸟嘴的长度确定。本发明还公开了一种沟槽栅MOSFET的制造方法。本发明能实现源区的接触孔的自对准定义，能使器件的尺寸得到最大限度的缩小，提高集成度以及降低成本。