-
公开(公告)号：CN112349786B
公开(公告)日：2022-07-29
申请号：CN202011233504.X
申请日：2020-11-06
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L29/78 , H01L29/06 , H01L29/40 , H01L21/336
Abstract: 本发明提供了一种介质共用的电阻场板场效应MOS器件及其制备方法，本发明提供的介质共用的电阻场板场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的介质共用的电阻场板场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件超越摩尔的发展方向。
-
公开(公告)号：CN110034763B
公开(公告)日：2022-06-03
申请号：CN201910294772.3
申请日：2019-04-12
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明属于模拟或数模混合集成电路技术领域，涉及一种基于负载调整结构的低噪声比较器。包括预放大级以及锁存器；在预放大级的输出端Dip/Din均设置有负载电容调整结构；所述负载电容调整结构包括与非门NAND和开关K，以及电容C；开关K的一端和预放大级的输出Dip/Din相连，开关K的另一端和电容C的一端相连，电容C的另一端接地，输出Dip/Din作为与非门NAND的输入端。当比较器处于噪声敏感区域时，开关K导通，使得电容C接入预放大级输出端，从而降低预放大级带宽并抑制了噪声。当比较器处于噪声不敏感区域或者复位阶段时，开关K关断，使得电容C和预放大级的输出端断开，从而提高了比较器的速度。
-
公开(公告)号：CN111211782B
公开(公告)日：2022-04-01
申请号：CN202010068045.8
申请日：2020-01-21
Applicant: 中国电子科技集团公司第二十四研究所 , 重庆吉芯科技有限公司
IPC: H03M1/46
Abstract: 本发明公开了一种具有漏电流补偿功能的高速逐次逼近型模数转换器，包括主ADC模块、辅助ADC模块和两个采样开关漏电流补偿模块；辅助ADC模块产生与主ADC模块的漏电流呈线性关系的辅助漏电流并送给两个采样开关漏电流补偿模块，使两个采样开关漏电流补偿模块产生与主ADC模块的漏电流相同的补偿电流送给主ADC模块。本发明中，由于辅助ADC模块的器件为主ADC模块的器件按比例缩小，因此，辅助ADC模块的面积可以做得很小；由于辅助ADC模块和采样开关漏电流补偿模块产生的补偿电流和主ADC模块产生的漏电流随温度、电源电压和工艺呈线性同步变化，因此不需要额外的补偿技术，结构简单，补偿精度高。
-
公开(公告)号：CN109861672A
公开(公告)日：2019-06-07
申请号：CN201910117896.4
申请日：2019-02-15
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K5/24
Abstract: 本发明提供一种动态比较器，包括：时钟信号模块，用于产生第一时钟信号、第二时钟信号与第三时钟信号；正反馈通道，分别连接预放大器与正反馈锁存器，当第三时钟信号为低电平时，提升连接在预放大器与正反馈锁存器之间的两个节点电压Tp和Tn之间的电压差；当第一、二时钟信号为低电平时，节点电压Tp和Tn被上拉到电源电压进入到复位状态而输出高电平，经反相处理得到为低电平Ip和In反馈控制预放大器；当第一时钟信号为高电平时，第二时钟信号仍为低电平，预放大器处于工作状态放大输入信号输出有电压差的节点电压Tp和Tn，当第二时钟信号变为高电平时，节点电压Tp和Tn之间的电压差使得正反馈锁存器进入锁存状态，完成比较工作输出电压信号Dp和Dn。
-
公开(公告)号：CN107463201A
公开(公告)日：2017-12-12
申请号：CN201710652628.3
申请日：2017-08-02
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G05F3/26
CPC classification number: G05F3/26
Abstract: 本发明提供一种电压转电流电路，包括：第一放大器，用于接收差分电压信号的正相电压信号；第二放大器，其与所述第一放大器相连构成第一反馈环路，将所述正相电压信号转换为第一电流信号；第三放大器，用于接收差分电压信号的负相电压信号；第四放大器，其与所述第三放大器相连构成第二反馈环路，将所述负相电压信号转换为第二电流信号；第一电流镜，用于按比例复制所述第一电流信号，输出正相电流；第二电流镜，用于按比例复制所述第二电流信号，输出负相电流；其中，所述正相电流与负相电流合成差分电流。采用共源共栅放大器与共源放大器构成反馈回路，两个反馈回路使用相同电流源，使得输出的电流稳定于一恒定值，提高了线性度与精度。
-
Patent Agency Ranking
公开(公告)号：CN101252358B
公开(公告)日：2010-10-06
申请号：CN200810069533.X
申请日：2008-04-02
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/12
Abstract: 本发明涉及一种高速16位A/D转换器模块电路，它包括模拟输入单元、时钟控制单元、由四个14位A/D转换器组成的A/D转换单元、数字校准单元。本发明采用了多片并行采样的技术原理，四个单片高速14位A/D转换器对同一模拟信号进行采集，时钟控制单元电路控制和驱动整个系统时钟，数字校准单元对四个单片高速14位A/D转换器的转换结果进行数字误差与校正处理，以高速低位的A/D转换器实现了同时满足速度和精度的高速高位A/D转换器。它适用于雷达、通讯等数据采集系统领域。
-
公开(公告)号：CN114792717A
公开(公告)日：2022-07-26
申请号：CN202110101143.1
申请日：2021-01-26
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L29/06 , H01L29/739
Abstract: 本发明提供了一种半导体改进结构及功率半导体器件，在现有半导体元胞结构的基础上，于漂移区旁增设一个由高介电常数介质形成的类金属场板，通过该类金属场板调制导通态漂移区电导和截止态高压阻断电场分布，能获得更高的击穿电压；同时，其工艺相对其他现有高压低漂移区导通电阻半导体元胞结构更容易实现，降低了同样的电压因电荷失配导致的损失，包括介质层电荷引起的失配，这对降低工艺实施难度和工艺能力的要求，提高成品率有很大冗余度和好处，同时也提高了该结构工作的稳定性。
-
公开(公告)号：CN112349785A
公开(公告)日：2021-02-09
申请号：CN202011232183.1
申请日：2020-11-06
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/40
Abstract: 本发明提供了一种电阻场板电导调制场效应MOS器件及其制备方法，本发明提供的电阻场板电导调制场效应MOS器件，在槽栅MOS器件的基础上，于漂移区中增设一个同时与槽栅结构和漏极结构电连接的半绝缘电阻场板，在槽栅结构控制MOS沟道的通断的同时，通过半绝缘电阻场板调节漂移区中的杂质浓度，进而调制导通态漂移区电导和截止态高压阻断电场分布，可以获得更低的导通电阻特性；同时，本发明提供的电阻场板电导调制场效应MOS器件制备方法，在工艺上采用了基于深槽刻蚀的现代2.5维立体加工工艺，利于结构小型化设计和高密度化设计，更适应现代集成半导体器件More than Moore(超越摩尔)的发展方向。
-
公开(公告)号：CN110518912A
公开(公告)日：2019-11-29
申请号：CN201910781074.6
申请日：2019-08-23
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种SAR ADC的比较器时钟产生电路，包括信号输入模块、延时模块、调节模块和时钟模块；所述信号输入模块用于为所述调节模块提供第一控制信号Clke；所述延时模块用于根据SAR ADC的采样信号Clkin和第二控制信号Clkinn生成第三控制信号Clki，其中所述第二控制信号Clkinn为所述采样信号Clkin的反相信号；所述时钟模块用于根据所述第二控制信号Clkinn和第三控制信号Clki产生时钟信号Clko ；所述调节模块根据所述第一控制入信号Clke和所述时钟信号Clko 产生第四控制信号Clk，所述第四控制信号Clk作为所述比较器的输入信号。当SAR ADC处于高速采样状态时，比较器时钟产生电路所产生的比较器的比较时钟同样工作在高频状态，满足SAR ADC对于高速转换的要求。
-
公开(公告)号：CN110138387A
公开(公告)日：2019-08-16
申请号：CN201910485016.9
申请日：2019-06-05
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供一种基于单通道时间交织采样的SAR ADC及采样方法，至少包括：电容阵列，包括权重电容和补偿电容，第一开关阵列，第二开关阵列，通道开关组，以及采样开关；处于采样状态时：所述权重电容的下极板通过第一开关阵列接入输入电压，所述电容阵列的上极板通过采样开关和通道开关组接共模电压；处于逐次逼近状态时：所述权重电容的下极板通过第二开关阵列接基准电压，本发明通过采用统一的采样开关对输入信号进行采样，解决了传统技术中每个时间交织通道采样信号不同所导致的采样时刻不匹配(time skew mismatch)问题，提高了采样精度，明显降低了校正电路的复杂度，从而提高了ADC的采样速度，和传统技术相比，具有更好的高频性能。
-
-
-
-
-
-
-
-
-
Search Results
49
records
(took 0.041 seconds)
