一种多通道光纤速率动态配置模块及方法

    公开(公告)号:CN119254334A

    公开(公告)日:2025-01-03

    申请号:CN202411385332.6

    申请日:2024-09-30

    Abstract: 传统的光纤速率配置模块根据特定场景固定配置光纤传输速率,速率配置完毕后无法更改,同时,不同的多通道数据处理系统在使用光纤速率配置模块时,需要根据系统速率重新设计光纤速率配置模块,导致系统研制验证周期长。为此,本发明提出了一种多通道光纤速率动态配置模块及配置方法,通过设计了光纤速率动态重配置方案,可以根据FPGA的外部参考时钟、分频比和倍频系数等特性进行FPGA输入输出全部quad的光纤自适应速率配置。其具有参数配置简单、各种场景通用、应用方便的特点。

    一种波束形成芯片中的健康管理模块

    公开(公告)号:CN119247295A

    公开(公告)日:2025-01-03

    申请号:CN202411733962.8

    申请日:2024-11-29

    Abstract: 本发明涉及一种波束形成芯片中的健康管理模块,包括通道信息采集模块、通道状态判决模块和通道有效判决模块,通道信息采集模块实时采集每路通道的多个状态信息并送入通道状态判决模块;通道状态判决模块对通道状态进行判断并做标记,通道状态送入通道有效判决模块;通道有效判决模块判断每路通道是否参与芯片中的波束形成处理,对于状态异常的通道,将该通道置为无效。本发明采用通道信息采集、通道状态判决和通道有效信号关断的方式,让芯片中异常通道数据不参与波束形成处理,可有效提升波束形成芯片的可靠性。

    一种基于FPGA的宽带滤波器模块及实现方法

    公开(公告)号:CN113328716B

    公开(公告)日:2023-08-01

    申请号:CN202110596701.6

    申请日:2021-05-28

    Abstract: 本发明涉及一种基于FPGA的宽带滤波器模块,包括输入输出端口和子模块,输入输出端口包括:控制参数输入端口、N0个数据输入端口、N0个数据输出端口;子模块包括工作参数配置模块、数据分配模块、滤波器系数分配模块、N0个滤波器组,每个滤波器组包括:N0个延迟器模块、N0个子滤波器和并行相加模块。本发明还公开了一种宽带滤波器模块的实现方法。本发明的滤波器结构简单,具备通用型,可参数化配置实现满足不同的需求。在实际应用中可根据需要的滤波器带宽进行配置,从而实现任意带宽的滤波器,解决了传统的基于FPGA的滤波器性能无法高于FPGA运行时钟的问题,满足了雷达宽带滤波要求。

    一种通用大点数脉冲压缩处理模块

    公开(公告)号:CN116107540A

    公开(公告)日:2023-05-12

    申请号:CN202310139886.7

    申请日:2023-02-21

    Abstract: 本发明公开了一种通用大点数脉冲压缩处理模块,属于雷达信号处理技术领域。本发明包括参考函数模块、大点数FFT模块、复数乘法器和大点数IFFT模块;参考函数模块计算脉压所需匹配滤波函数;大点数FFT模块对回波信号数据进行64K点FFT后与旋转因子复乘,转置出16段数据进行并串转换,进行16点FFT后输出;复数乘法器对该输出进行复数相乘;大点数IFFT模块对复数相乘后每段数据进行16点IFFT后串并转换,进行QDR数据转置后与旋转因子复乘;再对每段数据进行64K点IFFT后转置,输出脉压结果。本发明能够满足大点数脉压处理需求,具有通用性强、数据通过率高的特点。

    一种基于内嵌CPU的通道管理模块
    5.
    发明公开

    公开(公告)号:CN119766354A

    公开(公告)日:2025-04-04

    申请号:CN202411962631.1

    申请日:2024-12-30

    Abstract: 本发明涉及一种基于内嵌CPU的通道管理模块,包括:光纤接口,接收组件下行光纤数据;系统控制单元,完成多根输入光纤数据的解析,并以中断的形式打包发送至内嵌CPU;内嵌CPU,根据中断指令,接收FPGA传输过来的数据,依据系统工作模式完成相应的处理;网络接口,依据系统工作模式,分别完成通道校准结果、组件BIT的网络发送;内嵌CPU软件,根据中断指令,接收FPGA传输过来的数据,完成数据解析,进行系统工作模式判断。本发明利用FPGA接口能力强、CPU处理灵活的特点,完成了通道管理的功能要求,涵盖组件BIT打包外发、通道校准处理等任务,满足各类相控阵天线的应用需求。

    一种大规模数字阵列通道快速监测模块

    公开(公告)号:CN119596255A

    公开(公告)日:2025-03-11

    申请号:CN202411733960.9

    申请日:2024-11-29

    Abstract: 本发明涉及一种大规模数字阵列通道快速监测模块,包括:定时与数据分离模块、参数管理模块、通道数据抽取模块和通道数据打包输出模块,首先设计帧结构,监测各通道,通道监测数据发送给定时与数据分离模块,定时与数据分离模块从中将需要的数据分离出来送给通道数据抽取模块,参数管理模块用于参数的配置和管理,通道数据抽取模块接收参数管理模块发送的配置参数,对输入的每个通道数据进行抽取并发送给通道数据打包输出模块,通道数据打包输出模块对抽取的多通道数据进行缓存和打包输出。本发明可提升阵列通道监测效率数十倍,可将大规模数字阵列全阵通道监测时间从原来的数小时缩短至数分钟内,满足产品调试需求。

    一种基于FPGA的串行去兔耳模块与方法

    公开(公告)号:CN118713688A

    公开(公告)日:2024-09-27

    申请号:CN202410695209.8

    申请日:2024-05-31

    Abstract: 本发明公开了一种基于FPGA的串行去兔耳模块与方法,属于雷达探测领域,串行去兔耳模块包括数据缓存模块,将输入的包络数据进行对应信道号解析,并根据信道号结果将数据缓存至对应信道的缓存单元中;信道轮循模块对多信道缓存数据进行顺序轮循,选择相邻信道缓存中均存有数据的信道,对其进行选择输出至去兔耳判别比较模块,并根据轮循状态判断模块的结果进行顺次轮循;去兔耳比较判别模块,用于去兔耳算法的判别比较,根据去兔耳算法要求,对输入的两信道包络进行比较,给出某信号是否为兔耳的判决结果;轮循状态判断模块,基于去兔耳比较判别模块的判决结果进行丢弃或输出操作,并反馈至信道轮循模块,指导下一次数据选择。

    基于FPGA的软件化实时动态可重构控制方法和系统

    公开(公告)号:CN113626376B

    公开(公告)日:2023-08-18

    申请号:CN202110879594.8

    申请日:2021-08-02

    Abstract: 本发明涉及一种基于FPGA的软件化实时动态可重构控制方法和系统,包括:1、处理流程1~N对应的重构数据输入,每个处理流程下配置M个动态区;重构数据缓存至DDR中处理流程对应的存储空间或直接进行重构;若直接进行重构,则跳转到3,否则执行2;2、将重构数据缓存至DDR,并对数据执行校验;若校验成功,则置为1,否则置0;3、若选择缓存数据且校验成功标志为1则读出数据,否则选择外部直接输入的数据;4、对重构数据进行跨时钟域转换及格式适配;5、配置ICAP原语参数,调用其完成动态重构。本发明采用ICAP原语进行动态重构,支持重构bit数据缓存后根据应用场景重构,也支持直接执行动态区功能的在线重构。

    一种基于FPGA的通用矩阵相关计算实现系统及其方法

    公开(公告)号:CN115130057A

    公开(公告)日:2022-09-30

    申请号:CN202210664666.1

    申请日:2022-06-13

    Abstract: 本发明公开了一种基于FPGA的通用矩阵相关计算实现系统,参数配置模块用于系统参数的配置和管理,包括矩阵维数、计算内核规模模块参数;数据重排模块根据参数配置模块的参数,按照模块并行数对参与运算的矩阵数据进行重排,满足下一级矩阵相关计算模块输入要求;矩阵相关计算模块根据参数配置模块设置的参数,调整内核计算的矩阵单元规模,同时调整计算内核的并行数,对矩阵进行相关计算;输出重排模块对矩阵相关计算模块的并行计算结果进行输出重排,使得输出接口满足标准AXI协议。本发明实现两个矩阵的矩阵相关计算,支持标准的AXI接口协议,满足目前数字信号处理中矩阵相关计算的可靠性和精确性需求。

    一种基于ZYNQ的多节点信号处理监测方法

    公开(公告)号:CN115048322A

    公开(公告)日:2022-09-13

    申请号:CN202210734153.3

    申请日:2022-06-27

    Inventor: 祝庆贺 凌元

    Abstract: 本发明公开了一种基于ZYNQ的多节点信号处理监测方法,ZYNQ枚举N个信号处理节点,分配各节点的ID,发送ID配置包至各节点;各节点分析节点内构件的故障树,监测各构件的运行状态,收集监测信息,经并串转换,附带本节点的ID,发送至ZYNQ;各ZYNQ分类和管理各节点收集的运行状态,根据各节点ID开辟不同的缓存空间,缓存各节点的监测信息,将分类后的各节点发来的运行状态发送至上位机;上位机解析各ZYNQ发来的各节点运行状态,得到各节点及各构件的实时运行状态;当信号处理系统出现故障时,根据故障树定位故障所在,告警可能的原因。

Patent Agency Ranking