-
公开(公告)号：CN119400230A
公开(公告)日：2025-02-07
申请号：CN202411343611.6
申请日：2024-09-25
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明提出了一种SRAM型FPGA在线故障注入测试系统及测试方法，采用代码突变技术对被注入信号插入单比特故障注入控制信号，实时控制被注入信号是否发生单比特翻转，被测模块分时运行产生黄金结果数据和注入测试结果数据。可适应较大规模FPGA设计的在线故障注入测试。通过串口从上位机在线加载测试场景源数据，可适应大批量测试场景的在线故障注入测试。源数据、黄金结果和注入测试结果数据缓存在FPGA外部的大容量存储器DDR中，并在FPGA内部配备以控制模块、驱动模块和存写模块，可适应大数据量的在线故障注入测试。可实现适应较大规模FPGA设计、大数据量、大批量测试场景的在线故障注入测试。
-
公开(公告)号：CN119200999A
公开(公告)日：2024-12-27
申请号：CN202411369354.3
申请日：2024-09-29
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种波束形成芯片中的参数管理模块，包括：静态参数配置模块：外部在工作前将静态参数发送至静态参数配置模块，静态参数配置模块将此参数缓存到本地；动态参数加载模块：外部将动态参数发送至动态参数加载模块，完成动态参数加载；参数缓存模块：接收静态参数配置模块的结果并存储到本地，在进行参数固化时，参数缓存模块将静态参数发送给参数固化模块；参数固化模块：根据外部控制，将参数缓存模块的静态参数读出并送到参数固化模块上的外部存储中。本发明可以大大提高波束形成芯片的灵活性，通过参数配置可以让波束形成芯片满足不同系统、不同通道的、不同工作模式的波束处理需求。
-
公开(公告)号：CN118523899A
公开(公告)日：2024-08-20
申请号：CN202410684898.2
申请日：2024-05-30
Applicant: 中国电子科技集团公司第十四研究所
IPC: H04L9/06
Abstract: 本发明涉及一种实时流水数据加解密方法，包括：S1，算法预处理：包括字节替换秘钥配置和比特扰乱、比特异或秘钥配置；S2，加密：包括字节替换、比特扰乱和比特异或；S3，解密：包括比特异或、比特扰乱和字节替换。本发明的实时流水轻量级无损数据加密算法，硬件资源需求少，适合声呐、通信、地震探测系统等实时性要求高的数据加密场景。
-
公开(公告)号：CN117473924A
公开(公告)日：2024-01-30
申请号：CN202311454023.5
申请日：2023-11-03
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F30/34
Abstract: 一种按包流水的FPGA算法模块测试框架，每次事务的输入接口和输出接口的数据包有一个，先向算法模块的输入接口输入一个数据包，再从算法模块的输出接口输出一个数据包，从输入接口输入完一个数据包后，不等待输出接口输出数据包结束，立即向输入接口输入下一个数据包，按照UVM验证方法，为事务模型建立测试框架，设置被测模块的输入接口个数、被测模块的输出接口个数、测试数据包个数、每个输入接口的测试数据包长度、每个输入接口的测试数据范围或具体数据文件、每个输出接口的tready断续模式。
-
公开(公告)号：CN117348995A
公开(公告)日：2024-01-05
申请号：CN202311351429.0
申请日：2023-10-18
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 随着数字相控阵雷达的发展，雷达功能的强大、信号处理的算法处理流程的复杂，导致了信号处理系统硬件规模的增大，通常设计多个处理节点来进行信号处理，才能满足系统大数据量和高数据率的信号处理需求。本发明提出了一种基于FPGA的多节点数据调度系统，可以同时调度N个(N>0)信号处理节点(具备扩展能力)，根据各处理节点的负载情况调度发往各节点的数据，达到最大限度利用各节点处理能力的目的。用户可以通过更改配置文件的方式进行信号处理节点的扩展和各节点忙闲阈值的调整，能够满足雷达信号处理领域的FPGA数据处理的调度需求。
-
Patent Agency Ranking
公开(公告)号：CN113434455B
公开(公告)日：2023-10-24
申请号：CN202110692053.4
申请日：2021-06-22
Applicant: 中国电子科技集团公司第十四研究所
IPC: G06F15/78 , H04B10/25 , H04L67/568
Abstract: 本发明公开了一种基于FPGA的光纤接口数据缓存管理方法，根据接口应用需求及FPGA器件资源通过静态及动态参数，灵活配置接口模块工作方式及处理流程，针对不同应用场景无需改动FPGA软件，设置同步等待门限，将多路光纤接收的数据同步对齐，发送至缓存，划分内存地址，各路数据在各自地址空间循环写缓存，采用轮询机制，交换控制多路光纤数据写端口映射到一个或多个DDR控制器接口，将各路光纤数据的缓存信息和节点信息整合，按照光纤次序从内存读取缓存数据，发送至目的节点，设计维护效率高、通用兼容性强。
-
公开(公告)号：CN115659889A
公开(公告)日：2023-01-31
申请号：CN202211352769.0
申请日：2022-11-01
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了一种基于FPGA多通道自适应合成模块及其实现方法，模块包括：参数管理模块，用于系统参数的配置和管理，多通道加模块复用时，通过配置参数管理部分，实现复用与资源优化；通道折叠加模块，通道折叠加模块是多通道加的核心模块，用于将总通道数对半相加，通过通道折叠加模块的迭代得到最后的加结果，同时中间折叠加的结果作为分组加结果输出；通道累加模块，区别于折叠加累加模块通过配置累加拍数对通道的时域上进行累加；位宽管理模块，针对不同的通道数和不同的分组数，在折叠加和累加的过程中，计算结果的位宽会发生变化，通过位宽管理预先配置好加结果位宽。本发明克服了传统通道合成模块不同场景定制化开发耗时耗力的缺点。
-
公开(公告)号：CN108776647B
公开(公告)日：2021-04-13
申请号：CN201810563450.X
申请日：2018-06-04
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明公开了一种基于AXI总线的多DDR控制器管理系统，包括N个(N>0)DDR控制器、N个(N>0)交换开关、M个(M>0)端口适配器，所述端口适配器用于将用户端的读写操作信号按照带宽平均分配的原则通过全通网络和交换开关转换为一个DDR控制器的读写操作信号；所述交换开关用于通过全通网络和端口适配器对L个(L>0)用户端的读写地址和数据进行交换和仲裁，输出仲裁后的读写地址和数据信号给DDR控制器；所述DDR控制器根据所述读写控制信号对所控制的DDR芯片进行读写访问操作。本发明具备高效的多DDR读写访问的仲裁和带宽均衡能力和标准的AXI接口，用户可以通过标准接口方便地进行多DDR访问，能够满足雷达信号处理领域的FPGA开发需求。
-
公开(公告)号：CN111338252A
公开(公告)日：2020-06-26
申请号：CN202010156577.7
申请日：2020-03-09
Applicant: 中国电子科技集团公司第十四研究所
IPC: G05B19/042
Abstract: 本发明公开了一种多通道兼容雷达信号处理的FPGA架构设计，通过对数据接收缓存、处理数据重分配及信号处理模块功能重构，实现对多通道数据的兼容处理，解决有限资源空间下使用FPGA完成多场景复杂波形雷达信号处理的问题。
-
公开(公告)号：CN119766297A
公开(公告)日：2025-04-04
申请号：CN202411962627.5
申请日：2024-12-30
Applicant: 中国电子科技集团公司第十四研究所
Abstract: 本发明涉及一种波束形成系统中控制信息选取模块，包括：控制信息校验模块，对控制表进行校验，校验通过则认为控制表正常，反之则异常；正确控制信息选取模块，根据控制信息校验模块的控制信息校验结果，选择一组正确控制信息作为基准控制表控制系统工作模式；校验结果汇总模块，收集控制信息校验模块的控制信息校验结果，汇总到BIT信息中，供系统实时查看控制信息校验状态。本发明在阵面正常工作时，接收所有数字组件的控制信息并进行控制信息的校验，根据校验结果选取一组正确的控制信息，并以该组控制信息为基准进行阵面工作模式、控制字提取等工作，可正常检测并剔除异常组件的控制信息，有效提高波束形成系统的工作可靠性。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.054 seconds)
