一种波束形成系统中控制信息选取模块

    公开(公告)号:CN119766297A

    公开(公告)日:2025-04-04

    申请号:CN202411962627.5

    申请日:2024-12-30

    Abstract: 本发明涉及一种波束形成系统中控制信息选取模块,包括:控制信息校验模块,对控制表进行校验,校验通过则认为控制表正常,反之则异常;正确控制信息选取模块,根据控制信息校验模块的控制信息校验结果,选择一组正确控制信息作为基准控制表控制系统工作模式;校验结果汇总模块,收集控制信息校验模块的控制信息校验结果,汇总到BIT信息中,供系统实时查看控制信息校验状态。本发明在阵面正常工作时,接收所有数字组件的控制信息并进行控制信息的校验,根据校验结果选取一组正确的控制信息,并以该组控制信息为基准进行阵面工作模式、控制字提取等工作,可正常检测并剔除异常组件的控制信息,有效提高波束形成系统的工作可靠性。

    一种波束形成芯片中的通道状态监测模块

    公开(公告)号:CN119199776A

    公开(公告)日:2024-12-27

    申请号:CN202411369353.9

    申请日:2024-09-29

    Abstract: 本发明涉及一种波束形成芯片中的通道状态监测模块,包括:链路状态判断模块:对每个链路的物理状态、协议状态进行判断;数据格式判断模块:对每个通道的数据格式进行判断;内容有效性判断模块:根据配置参数,对通道内容数值进行判断,给出通道数据内容是否与系统控制范围一致有效的实时状态;通道BIT收集模块:将每个通道的BIT信息段收集保存下来;通道原始数据采集模块:对通道原始数据进行采集或抽样采集;状态输出模块:将各信息按约定进行打包输出至波束形成芯片中的波束形成模块。本发明可实时对波束形成芯片中的通道链路、数据格式、内容有效性进行判断监测,实现通道BIT信息实时上报,实现通道原始数据监测和状态实时监测。

    一种基于FPGA的串行去跨信道重复的模块与方法

    公开(公告)号:CN118842681A

    公开(公告)日:2024-10-25

    申请号:CN202410842682.4

    申请日:2024-06-27

    Abstract: 本发明涉及一种基于FPGA的串行去跨信道重复的模块,包括:缓存模块,将输入的包络数据进行对应信道号解析,将数据缓存至缓存单元;信道轮循模块,对多信道缓存数据进行顺序轮循,选择相邻信道缓存中均存有数据的信道,对其进行选择输出至去跨信道重复判别比较模块,并根据轮循状态判断模块的结果进行顺次轮循;去跨信道重复比较判别模块,给出某信号是否为跨信道重复的判决结果;轮循状态判断模块,基于判决结果进行丢弃或输出操作,并反馈至信道轮循模块,指导下一次数据选择。本发明还提供一种基于FPGA的串行去跨信道重复的方法。本发明对包络信号及其暂态跨信道重复信号进行信道间轮循处理,降低资源占用,增大单片FPGA处理能力。

    一种基于核函数预加载的CUDA代码优化设计方法

    公开(公告)号:CN118747071A

    公开(公告)日:2024-10-08

    申请号:CN202410842680.5

    申请日:2024-06-27

    Abstract: 本发明涉及一种基于核函数预加载的CUDA代码优化设计方法,包括:步骤1,搜索已定义和被调用的kernel核函数;步骤2,定义kernel预加载函数集合;步骤3,声明并调用kernel预加载函数;步骤4,运行CUDA代码并对比优化前后性能。本发明采用将kernel函数预先加载到GPU的方式,为kernel核函数在GPU上预先准备了资源空间,优化了kernel核函数计算的性能,提升了CUDA代码的整体性能,支持英伟达GPU平台、国产GPU平台,以及基于CUDA框架开发的程序代码,主要解决了CUDA代码核函数运行性能不高的问题。

    一种MCU分布式模拟IP供电网络布线方法

    公开(公告)号:CN117034850A

    公开(公告)日:2023-11-10

    申请号:CN202310684984.9

    申请日:2023-06-12

    Abstract: 本发明涉及一种MCU分布式模拟IP供电网络布线方法,构建MCU分布式模拟IP的环形供电网络,环形供电网络包括供电环;其中,MCU芯片四周排布各种IO接口单元,构成IO环,MCU芯片内部包括模拟IP,构成芯片本体,环形供电网络设于IO环与芯片本体之间的物理隔离带上;基于模拟IP名称通过EDA工具获取模拟IP的物理位置参数,计算与信号IO的相对位置后,将各模拟IP分布式设置在芯片内部靠近对应信号IO位置处;通过EDA工具计算出各模拟IP与供电环的相对位置,进行供电环与模拟IP之间的供电连接线的自动布线;基于模拟IP与相对应信号IO的相对位置通过EDA工具进行模拟IP与信号IO之间的信号传输线的自动布线。本发明实现分布式模拟IP供电网络自动布线。

    基于FPGA的数字射频前端及信号发送、接收方法

    公开(公告)号:CN116938274A

    公开(公告)日:2023-10-24

    申请号:CN202310943884.3

    申请日:2023-07-31

    Abstract: 本发明涉及一种基于FPGA的数字射频前端,包括:FPGA和连接于FPGA的存储器、射频DAC及射频ADC;FPGA,用于获取上位机的基带信号并存入存储器中,从存储器中读取基带信号,将基带信号进行插值滤波从而倍频到中频信号;用于将从射频ADC接收的中频信号进行抽取滤波从而降频到基带信号后存入存储器,从存储器中读取基带信号后发送至上位机;存储器用于存储基带信号;射频DAC用于接收FPGA发送的中频信号,将中频信号倍频到射频段生成射频信号并发出;射频ADC用于接收射频信号,将射频信号降频到中频段生成中频信号并发送至FPGA。本发明结构简单,切换频带方便。

    嵌入式平台异构资源池化管理方法

    公开(公告)号:CN114389955B

    公开(公告)日:2023-08-15

    申请号:CN202210198734.X

    申请日:2022-03-02

    Abstract: 本申请公开了嵌入式平台异构资源池化管理方法,包括:节点管理器NM按配置的节拍,获取嵌入式异构平台的资源状态信息并统一存储,形成节点资源池,并将资源状态信息存储到内存数据库中;节点管理器NM对获取到的资源状态信息对应的节点进行统一分类管理,并实时响应系统资源请求,基于资源状态信息和调度策略,依据调度因素,从节点资源池中,分配系统资源请求所需资源;节点控制器NC监测内存数据库中节点管理器NM发送的资源状态信息的心跳信息,若检测到心跳信息连续丢失三次,将对应节点置为异常,并从内存数据库中删除其节点信息。通过本申请中的技术方案,解决了嵌入式异构平台应用功能与硬件绑定、资源无法重用的问题,以提高资源利用效率。

    基于FPGA的软件化实时动态可重构控制方法和系统

    公开(公告)号:CN113626376A

    公开(公告)日:2021-11-09

    申请号:CN202110879594.8

    申请日:2021-08-02

    Abstract: 本发明涉及一种基于FPGA的软件化实时动态可重构控制方法和系统,包括:1、处理流程1~N对应的重构数据输入,每个处理流程下配置M个动态区;重构数据缓存至DDR中处理流程对应的存储空间或直接进行重构;若直接进行重构,则跳转到3,否则执行2;2、将重构数据缓存至DDR,并对数据执行校验;若校验成功,则置为1,否则置0;3、若选择缓存数据且校验成功标志为1则读出数据,否则选择外部直接输入的数据;4、对重构数据进行跨时钟域转换及格式适配;5、配置ICAP原语参数,调用其完成动态重构。本发明采用ICAP原语进行动态重构,支持重构bit数据缓存后根据应用场景重构,也支持直接执行动态区功能的在线重构。

Patent Agency Ranking