公开(公告)号：CN110634847B

公开(公告)日：2021-04-13

申请号：CN201811544219.2

申请日：2018-12-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠 ,  余俊辉

IPC: H01L25/065 ,  H01L25/18 ,  H01L21/98

Abstract: 在实施例中，一种器件包括：第一器件，包括：具有第一连接件的集成电路器件；第一光敏粘合层，位于集成电路器件上；以及第一导电层，位于第一连接件上，第一光敏粘合层围绕第一导电层；第二器件，包括：具有第二连接件的内插器；第二光敏粘合层，位于内插器上，第二光敏粘合层物理连接至第一光敏粘合层；以及第二导电层，位于第二连接件上，第二光敏粘合层围绕第二导电层；以及导电连接件，接合第一导电层和第二导电层，通过气隙围绕导电连接件。本发明实施例涉及半导体器件和方法。

公开(公告)号：CN107301981B

公开(公告)日：2020-07-10

申请号：CN201710219639.2

申请日：2017-04-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠 ,  蔡豪益 ,  郭庭豪

IPC: H01L23/31 ,  H01L23/488 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明实施例公开了一种方法，包括从第一器件管芯的第一导电焊盘形成第一通孔，以及从第二器件管芯的第二导电焊盘形成第二通孔。第一导电焊盘和第二导电焊盘分别在第一器件管芯和第二器件管芯的顶面处。第一和第二导电焊盘可用作晶种层。第二器件管芯粘附到第一器件管芯的顶面。该方法还包括将第一器件管芯和第二器件管芯以及第一通孔和第二通孔封装到封装材料中，并且在同一封装工艺在封装第一器件管芯和第二器件管芯以及第一通孔和第二通孔。对封装材料平坦化以显露第一通孔和第二通孔。形成再分布线以电连接第一通孔和第二通孔。本发明实施例涉及集成的扇出型封装件以及制造方法。

公开(公告)号：CN111029303A

公开(公告)日：2020-04-17

申请号：CN201910955789.9

申请日：2019-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠

IPC: H01L21/98 ,  H01L21/768 ,  H01L25/18 ,  H01L23/48

Abstract: 方法包括在载体上方放置第一多个管芯。第一多个管芯包括至少第一逻辑管芯和第一存储器管芯，在第一多个管芯上方放置第二多个管芯。第二多个管芯电耦合至第一多个管芯，并且包括至少第二逻辑管芯和第二存储器管芯。第三多个管芯放置在第二多个管芯上方，并且电耦合至第一多个管芯和第二多个管芯。第三多个管芯包括至少第三逻辑管芯和第三存储器管芯。该方法还包括在第一多个管芯、第二多个管芯和第三多个管芯上方形成电耦合至第一多个管芯、第二多个管芯和第三多个管芯的电连接件。本发明的实施例还涉及集成电路封装件及其形成方法。

公开(公告)号：CN106548948B

公开(公告)日：2020-01-14

申请号：CN201610784041.3

申请日：2016-08-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠 ,  蔡豪益 ,  郭庭豪

IPC: H01L21/50 ,  H01L21/56 ,  H01L23/367

Abstract: 本发明的实施例提供了一种方法，包括从第一器件管芯的第一导电焊盘形成贯通道。第一导电焊盘位于第一器件管芯的顶面处。将第二器件管芯附着至第一器件管芯的顶面。第二器件管芯具有表面导电部件。将第二器件管芯和贯通道包封在包封材料中。平坦化包封材料以露出贯通道和表面导电部件。再分布线形成在贯通道和表面导电部件上方并且电耦合至贯通道和表面导电部件。本发明的实施例还提供了集成多输出封装件及制造方法。

公开(公告)号：CN104752367B

公开(公告)日：2017-11-21

申请号：CN201410848007.9

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠 ,  李明机 ,  李建勋 ,  吴俊毅

IPC: H01L21/98 ,  H01L21/768 ,  H01L25/065 ,  H01L23/31

CPC classification number: H01L21/76898 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/12105 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/83005 ,  H01L2224/92125 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明的一个实施例是一种封装件，该封装件包括第一封装组件。第一封装组件包括附接至第一互连结构的第一侧的第一管芯；围绕第一管芯的模制材料；以及位于模制材料和第一管芯上方的第二互连结构，第二互连结构的第一侧通过第一电连接件连接至第一管芯。第一封装组件还包括延伸穿过模制材料的多个模制通孔(TMV)，多个TMV将第一互连结构连接至第二互连结构；以及通过第二电连接件附接至第二互连结构的第二侧的第二管芯，第二互连结构的第二侧与第二互连结构的第一侧相对。本发明还涉及晶圆级封装结构及其形成方法。

公开(公告)号：CN103681702B

公开(公告)日：2017-03-01

申请号：CN201210586770.X

申请日：2012-12-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余国宠 ,  余俊辉

IPC: H01L27/146

CPC classification number: H01L27/14632 ,  H01L23/481 ,  H01L27/14618 ,  H01L27/14621 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14683 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了使用中介层将CMOS图像传感器和图像信号处理器(ISP)集成在一起以形成系统级封装器件模块的方法和装置。器件模块可以包括中介层衬底。传感器件可以与中介层的表面接合，其中，传感器接触件与中介层接触件的第一端接合。可以通过ISP中的ISP接触件与中介层接触件的第二端的接合，将ISP与中介层连接。底部填充物层可以填充中介层和ISP之间的间隙。可以通过与另一个中介层接触件连接的焊球将印刷电路板(PCB)进一步连接至中介层。热界面材料可以与ISP和PCB接触。本发明还提供了用于传感器模块的方法和装置。

公开(公告)号：CN104752367A

公开(公告)日：2015-07-01

申请号：CN201410848007.9

申请日：2014-12-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠 ,  李明机 ,  李建勋 ,  吴俊毅

IPC: H01L21/98 ,  H01L21/768 ,  H01L25/065 ,  H01L23/31

CPC classification number: H01L21/76898 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49811 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/73 ,  H01L25/0657 ,  H01L25/105 ,  H01L25/50 ,  H01L2224/12105 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/81005 ,  H01L2224/81192 ,  H01L2224/83005 ,  H01L2224/92125 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06562 ,  H01L2225/1023 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/00 ,  H01L2924/12042 ,  H01L2924/1431 ,  H01L2924/1434 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014

Abstract: 本发明的一个实施例是一种封装件，该封装件包括第一封装组件。第一封装组件包括附接至第一互连结构的第一侧的第一管芯；围绕第一管芯的模制材料；以及位于模制材料和第一管芯上方的第二互连结构，第二互连结构的第一侧通过第一电连接件连接至第一管芯。第一封装组件还包括延伸穿过模制材料的多个模制通孔(TMV)，多个TMV将第一互连结构连接至第二互连结构；以及通过第二电连接件附接至第二互连结构的第二侧的第二管芯，第二互连结构的第二侧与第二互连结构的第一侧相对。本发明还涉及晶圆级封装结构及其形成方法。

公开(公告)号：CN113363162A

公开(公告)日：2021-09-07

申请号：CN202110466169.6

申请日：2021-04-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠

IPC: H01L21/50 ,  H01L21/768 ,  H01L23/528

Abstract: 方法包括：在第一芯片的前侧上形成集成电路；对该第一芯片执行背侧研磨以露出该第一芯片中的多个导通孔；以及使用镶嵌工艺在该第一芯片的背侧上形成第一桥式结构。该桥式结构具有第一接合焊盘、第二接合焊盘以及将该第一接合焊盘电连接到该第二接合焊盘的导电迹线。该方法还包括通过面对背接合将第二芯片和第三芯片接合到该第一芯片。该第二芯片的第三接合焊盘接合到该第一芯片的该第一接合焊盘。该第三芯片的第四接合焊盘接合到该第一芯片的该第二接合焊盘。本申请的实施例还涉及半导体封装件及其形成方法。

公开(公告)号：CN112310049A

公开(公告)日：2021-02-02

申请号：CN201911022496.1

申请日：2019-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余国宠

IPC: H01L25/065 ,  H01L23/31 ,  H01L23/488

Abstract: 本发明实施例提供集成电路封装及其形成方法。一种集成电路封装包括多个集成电路、第一包封体、第一重布线结构、多个导电柱、第二重布线结构、第二包封体以及第三重布线结构。第一包封体包封集成电路。第一重布线结构设置在第一包封体之上且电连接到集成电路。导电柱设置在第一重布线结构之上。导电柱设置在第一重布线结构与第二重布线结构之间且电连接到第一重布线结构及第二重布线结构。第二包封体包封导电柱且设置在第一重布线结构与第二重布线结构之间。第三重布线结构设置在第二重布线结构之上且电连接到第二重布线结构，其中第三重布线结构的线宽度大于第二重布线结构的线宽度。

公开(公告)号：CN109427716A

公开(公告)日：2019-03-05

申请号：CN201711039679.5

申请日：2017-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  余俊辉 ,  余国宠

IPC: H01L23/485 ,  H01L21/60

Abstract: 本发明实施例提供一种半导体封装。所述半导体封装至少具有芯片及重布线层。所述重布线层设置在所述芯片上。所述重布线层包括接合部，所述接合部具有环绕所述芯片的第一接垫及第二接垫。所述第一接垫围绕所述芯片的位置排列且所述第二接垫排列在所述芯片的所述位置之上。位置更靠近所述芯片的所述第二接垫窄于位置更远离所述芯片的所述第一接垫。