-
公开(公告)号：CN119947178A
公开(公告)日：2025-05-06
申请号：CN202510050669.X
申请日：2025-01-13
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在形成纳米结构晶体管的栅极结构之前，去除纳米结构晶体管的源极/漏极区域和纳米结构晶体管的牺牲纳米结构层之间的内部间隔件。去除牺牲纳米结构层，并且然后去除内部间隔件。然后，牺牲纳米结构层用纳米结构晶体管的栅极结构替换，从而使得栅极结构和源极/漏极区域通过由于去除内部间隔件而产生的气隙间隔开。源极/漏极区域和栅极结构之间的气隙的介电常数(或相对介电系数)小于内部间隔件的材料的介电常数。气隙的较小介电常数减小了源极/漏极区域和栅极结构之间的电容量。本申请的实施例涉及半导体器件及其形成方法。
-
公开(公告)号：CN112750891B
公开(公告)日：2025-04-29
申请号：CN202010685457.6
申请日：2020-07-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供半导体装置结构及其形成方法。半导体装置结构包含位于基底上方的多个半导体纳米结构以及位于基底上方的两个外延结构。半导体纳米结构的每一者在外延结构之间，且外延结构为p型掺杂。半导体装置结构也包含环绕半导体纳米结构的栅极堆叠物。半导体装置结构还包含位于栅极堆叠物与基底之间的介电应力结构，外延结构延伸超出介电应力结构的顶表面。
-
公开(公告)号：CN119698034A
公开(公告)日：2025-03-25
申请号：CN202411740916.0
申请日：2024-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了半导体器件和制造半导体器件的方法。半导体器件包括：第一伪外延层和第二伪外延层，设置在第一基底结构和第二基底结构中；第一有源外延层和第二有源外延层，设置在第一伪外延层和第二伪外延层上；第一有源纳米结构层，设置为与第一有源外延层相邻并且与第一有源外延层接触；第二有源纳米结构层，设置为与第二有源外延层相邻并且与第二有源外延层接触；伪纳米结构层，设置为与第二伪外延层相邻并且与第二伪外延层接触；第一栅极结构，围绕第一有源纳米结构层；以及第二栅极结构，围绕第二有源纳米结构层和伪纳米结构层。
-
公开(公告)号：CN112750820B
公开(公告)日：2025-02-07
申请号：CN202011162376.4
申请日：2020-10-27
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例提供一种半导体装置结构及其形成方法。此半导体装置结构包括位于基板上方的多个半导体纳米结构及两个外延结构。半导体纳米结构的每一个位于两个外延结构之间。此半导体装置结构还包括环绕半导体纳米结构的栅极堆叠结构。此半导体装置结构还包括位于栅极堆叠结构与基板之间的应力结构。外延结构延伸超出应力结构的顶表面。
-
公开(公告)号：CN112582402B
公开(公告)日：2024-12-24
申请号：CN202010398424.3
申请日：2020-05-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种制造器件的方法，包括在第一器件类型区域中提供第一鳍并且在第二器件类型区域中提供第二鳍。第一鳍和第二鳍中的每个包括多个半导体沟道层。在第一鳍和第二鳍中的每个的相对侧上执行STI区域的两步凹陷，以暴露出第一鳍的第一数量的半导体沟道层和第二鳍的第二数量的半导体沟道层。第一栅极结构形成在第一器件类型区域中，并且第二栅极结构形成在第二器件类型区域中。第一栅极结构形成在具有第一数量的暴露的半导体沟道层的第一鳍上方，并且第二栅极结构形成在具有第二数量的暴露的半导体沟道层的第二鳍上方。本发明的实施例还涉及半导体器件及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN112420614B
公开(公告)日：2024-11-12
申请号：CN202010851257.3
申请日：2020-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , B82Y10/00 , B82Y40/00
Abstract: 一种形成半导体器件的方法，包括：在衬底之上形成突出的半导体条带；在所述半导体条带之间形成隔离区；在所述隔离区上形成混合鳍部，所述混合鳍部包括介电鳍部和所述介电鳍部上方的介电结构；在所述半导体条带上方形成伪栅极结构；在所述半导体条带上方和所述伪栅极结构的相对侧上形成源极/漏极区；在所述伪栅极结构下方形成纳米线，其中，所述纳米线位于相应的半导体条带上方并且与所述相应的半导体条带对齐，并且所述源极/漏极区位于所述纳米线的相对端，其中，与所述纳米线相比，所述混合鳍部从所述衬底延伸得更远；在形成所述纳米线之后，减小所述混合鳍部的中心部分的宽度，同时保持所述混合鳍部的端部的宽度不变，以及在所述纳米线周围形成导电材料。本申请另一方面提供一种半导体器件。
-
公开(公告)号：CN118693156A
公开(公告)日：2024-09-24
申请号：CN202410709353.2
申请日：2024-06-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , B82Y40/00
Abstract: 一种半导体器件，包括：第一纳米结构，位于衬底上方；第二纳米结构，位于衬底上方，其中，第一纳米结构通过位于第一纳米结构与第二纳米结构之间的隔离结构与第二纳米结构横向分隔开；第一栅极结构，位于每个第一纳米结构周围并且位于每个第二纳米结构周围，其中，第一栅极结构在隔离结构上方延伸；第三纳米结构，位于衬底上方；以及第二栅极结构，位于每个第三纳米结构周围，其中，第二栅极结构通过介电壁与第一栅极结构分隔开。本公开的实施例还提供了形成半导体器件的方法。
-
公开(公告)号：CN118522754A
公开(公告)日：2024-08-20
申请号：CN202410498909.8
申请日：2024-04-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L27/088 , H01L21/8234
Abstract: 器件包括：半导体沟道的堆叠件；栅极结构，包裹半导体沟道；源极/漏极区域，邻接半导体沟道；源极/漏极接触件，位于源极/漏极区域上；以及栅极间隔件，位于源极/漏极接触件和栅极结构之间。栅极间隔件包括：第一间隔件层，与栅极结构接触；以及第二间隔件层，位于第一间隔件层和源极/漏极接触件之间，第二间隔件层具有位于堆叠件上的第一部分和位于第一部分上的第二部分，第二部分薄于第一部分。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN118486652A
公开(公告)日：2024-08-13
申请号：CN202410429266.1
申请日：2024-04-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开的实施例提供半导体器件结构及其形成方法。该方法包括在相邻的鳍结构之间的隔离区域上方沉积间隔件层，并且间隔件层形成在鳍结构的侧壁和顶部上。该方法还包括在鳍结构之间的间隔件层上形成掩模，并且该掩模的高度基本上小于鳍结构的高度。该方法还包括去除间隔件层的部分并且使鳍结构凹进以形成间隔件并且暴露每个鳍结构的部分，间隔件包括设置在隔离区域上的具有“U”形的第一部分，并且每个鳍结构部分具有位于基本上低于隔离区域的顶面的水平处的顶面。该方法还包括去除掩模。
-
公开(公告)号：CN118039694A
公开(公告)日：2024-05-14
申请号：CN202410082957.9
申请日：2024-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 器件包括：纳米结构的第一堆叠件，形成在衬底上方；纳米结构的第二堆叠件，形成为与第一堆叠件相邻；第一栅极结构，位于第一堆叠件的纳米结构上；第二栅极结构，位于第二堆叠件的纳米结构上；第一绝缘壁，将第一栅极结构和第二栅极结构分隔开；硬掩模层，位于第一栅极结构上和第二栅极结构上；以及栅极接触件，延伸穿过硬掩模层以物理和电接触第一栅极结构。本申请的实施例还涉及半导体器件及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
400
records
(took 0.067 seconds)
