公开(公告)号：CN103426863A

公开(公告)日：2013-12-04

申请号：CN201310187977.4

申请日：2013-05-20

Applicant: 国际商业机器公司

Inventor： M·G·法鲁奇 ,  T·L·格雷夫斯-阿贝 ,  S·斯科达斯 ,  K·R·温斯特尔

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明的实施例涉及用于三维电路集成的过孔结构及其形成方法。公开并入三维集成的电路及其制作方法。一种电路包括底层和多个上层。底层包括连接到底层中的功能部件的底部着陆焊盘。此外，在底层以上堆叠上层。每个上层包括连接到相应上层中的相应功能部件的相应上着陆焊盘。着陆焊盘由单个传导过孔耦合并且在底层和上层的堆叠中被对准，从而每个着陆焊盘从堆叠中的相邻层中的任何着陆焊盘被偏移至少一个预定数量。

公开(公告)号：CN101140862A

公开(公告)日：2008-03-12

申请号：CN200710147837.9

申请日：2007-08-30

Applicant: 国际商业机器公司

Inventor： H·L·霍 ,  程慷果 ,  大谷洋一 ,  K·R·温斯特尔

IPC: H01L21/02 ,  H01L21/84 ,  H01L29/92 ,  H01L27/12

CPC classification number: H01L29/66181 ,  H01L29/945

Abstract: 公开了形成贯穿SOI衬底的深沟槽电容器的方法以及电容器。在一个实施例中，方法包括：在SOI衬底中形成直至硅衬底的沟槽开口；在沟槽开口中沉积侧壁间隔物；进行刻蚀以在硅衬底中形成深沟槽；通过将掺杂剂注入到硅衬底中来形成第一电极，由此侧壁间隔物保护BOX层和硅层；去除侧壁间隔物；在深沟槽内沉积节点电介质；以及通过在深沟槽中沉积导体来形成第二电极。该注入创建了除了在与深沟槽的最下部分邻近的基本为球根形的部分以外基本均匀深度的掺杂区域。侧壁间隔物保护BOX层免于底切，并且该注入去除了从石英玻璃外扩散掺杂剂的需要。

公开(公告)号：CN103426863B

公开(公告)日：2016-09-14

申请号：CN201310187977.4

申请日：2013-05-20

Applicant: 国际商业机器公司

Inventor： M·G·法鲁奇 ,  T·L·格雷夫斯-阿贝 ,  S·斯科达斯 ,  K·R·温斯特尔

IPC: H01L23/538 ,  H01L21/768

Abstract: 本发明的实施例涉及用于三维电路集成的过孔结构及其形成方法。公开并入三维集成的电路及其制作方法。一种电路包括底层和多个上层。底层包括连接到底层中的功能部件的底部着陆焊盘。此外，在底层以上堆叠上层。每个上层包括连接到相应上层中的相应功能部件的相应上着陆焊盘。着陆焊盘由单个传导过孔耦合并且在底层和上层的堆叠中被对准，从而每个着陆焊盘从堆叠中的相邻层中的任何着陆焊盘被偏移至少一个预定数量。

公开(公告)号：CN104752366A

公开(公告)日：2015-07-01

申请号：CN201410679773.7

申请日：2014-11-24

Applicant: 国际商业机器公司

Inventor： P·R·巴特拉 ,  J·W·格尔兹 ,  S·S·伊耶 ,  小道格拉斯·C·拉图利佩 ,  S·斯科尔达斯 ,  K·R·温斯特尔

IPC: H01L21/98 ,  H01L21/768 ,  H01L25/065 ,  H01L23/48

CPC classification number: H01L23/481 ,  H01L21/76898 ,  H01L23/528 ,  H01L24/32 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/29082 ,  H01L2224/32145 ,  H01L2225/06541 ,  H01L2225/06544 ,  H01L2924/0002 ,  H01L2924/14 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76877 ,  H01L2924/00

Abstract: 本公开涉及用于制造3D集成方案的结构和方法。本发明的实施例涉及利用晶片内硅通孔(TSV)和晶片间TSV的布置制造用于多个半导体晶片的3D集成方案的结构和方法，其中晶片内TSV把第一集成电路(IC)芯片的前侧电连接到第一IC芯片的背侧上的大的背侧布线，而晶片间TSV把第一IC芯片电连接到第二IC芯片。