-
公开(公告)号：CN111418071B
公开(公告)日：2023-06-02
申请号：CN201980006058.8
申请日：2019-02-01
Applicant: 株式会社日立功率半导体
IPC: H01L29/78 , H01L21/336 , H01L29/12 , H01L29/739 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 在功率变换装置中使用的电流切换用的半导体装置中，同时实现低的导通损失和低的切换损失。半导体装置(100)包括：IGBT(51)，仅具有Gc栅极(92)，p型集电极层(4A)的杂质浓度被设定得高；以及IGBT(52)，具有Gs栅极(91)和Gc栅极(92)，p型集电极层(4B)的杂质浓度被设定得低。并且，在使半导体装置(100)成为截止的情况下，从对Gs栅极(91)、Gc栅极(92)都施加小于阈值电压的电压的状态，先于Gs栅极(91)而对Gc栅极施加阈值电压以上的电压。
-
公开(公告)号：CN110678988B
公开(公告)日：2023-02-24
申请号：CN201880035215.3
申请日：2018-04-12
Applicant: 株式会社日立功率半导体
IPC: H01L29/739 , H01L29/12 , H01L29/78
Abstract: 提供同时实现低导通损失和低开关损失的IGBT和应用其的电力变换装置。特征在于具备：半导体基板；第1导电类型的半导体层；第2导电类型的阱区域；第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述半导体层及所述阱区域相接，夹着所述阱区域相互相邻地形成；第1导电类型的发射极区域；第2导电类型的供电区域；发射极电极；第2导电类型的集电极层；以及集电极电极，其中，所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，所述第1栅电极及所述第2栅电极各自与开关栅极布线或载流子控制栅极布线中的某一方电连接，与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。
-
公开(公告)号：CN110678988A
公开(公告)日：2020-01-10
申请号：CN201880035215.3
申请日：2018-04-12
Applicant: 株式会社日立功率半导体
IPC: H01L29/739 , H01L29/12 , H01L29/78
Abstract: 提供同时实现低导通损失和低开关损失的IGBT和应用其的电力变换装置。特征在于具备：半导体基板；第1导电类型的半导体层；第2导电类型的阱区域；第1栅电极及第2栅电极，隔着栅极绝缘膜而与所述半导体层及所述阱区域相接，夹着所述阱区域相互相邻地形成；第1导电类型的发射极区域；第2导电类型的供电区域；发射极电极；第2导电类型的集电极层；以及集电极电极，其中，所述第1栅电极及所述第2栅电极的间隔比与和各自相邻的其它栅电极之间的间隔窄，所述第1栅电极及所述第2栅电极各自与开关栅极布线或载流子控制栅极布线中的某一方电连接，与所述载流子控制栅极布线连接的栅电极的数量比与所述开关栅极布线连接的栅电极的数量多。
-
公开(公告)号：CN104904020B
公开(公告)日：2017-11-24
申请号：CN201380069447.8
申请日：2013-12-03
Applicant: 株式会社日立功率半导体
IPC: H01L29/861 , H01L21/265 , H01L21/322 , H01L27/04 , H01L29/78 , H01L29/868
CPC classification number: H01L29/36 , H01L21/2253 , H01L29/0619 , H01L29/0638 , H01L29/404 , H01L29/66128 , H01L29/861 , H01L29/8611 , H02M5/4585
Abstract: 本发明的目的是提供能够以简便的方法制造、且恢复动作良好的二极管。本发明的二极管具备杂质的浓度较高的层和杂质的浓度较低的层，杂质的浓度较低的层还包括活性化率与其它的部分不同的层(参照图1)。
-
公开(公告)号：CN111788695A
公开(公告)日：2020-10-16
申请号：CN201980015848.2
申请日：2019-02-01
Applicant: 株式会社日立功率半导体
IPC: H01L29/78 , H01L29/47 , H01L29/739 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 提供电力损失少的廉价的续流二极管。在由硅构成的半导体基体的阳极电极22侧的表面设置的栅电极23的半导体基体侧隔着栅极绝缘膜32而被p层13、n层14、p层15包围。另外，阳极电极22与p层15低电阻地接触，并且与n层14或者p层13也接触，在阳极电极22与n层14或者p层13之间形成有肖特基二极管。
-
Patent Agency Ranking
公开(公告)号：CN105814785B
公开(公告)日：2019-10-11
申请号：CN201480067332.X
申请日：2014-12-12
Applicant: 株式会社日立功率半导体
IPC: H02M7/12 , H01L25/07 , H02K11/049 , H02K19/36
Abstract: 本发明的半导体装置(S1)具有安装于交流发电机(Ot)的俯视观察具有圆形的外周部(101s)的第一外部电极(101)，在第一外部电极(101)上搭载有：MOSFET芯片(103)；控制电路(104)，其输入MOSFET芯片(103)的第一主端子(103d)和第二主端子(103s)的电压或电流，根据该电压或电流来生成向MOSFET芯片(103)的栅极(103g)供给的控制信号；以及电容器(105)，其向控制电路(104)供给电源，半导体装置(S1)相对于MOSFET芯片(103)在上述第一外部电极的相反侧具有第二外部电极(107)，且MOSFET芯片(103)的第一主端子(103d)与第一外部电极(101)、以及MOSFET芯片(103)的第二主端子(103s)与第二外部电极(107)电连接。
-
公开(公告)号：CN107871777A
公开(公告)日：2018-04-03
申请号：CN201710803363.2
申请日：2017-09-08
Applicant: 株式会社日立功率半导体
IPC: H01L29/06 , H01L21/336 , H01L29/861
Abstract: 本发明涉及半导体装置和其制造方法以及电力变换系统。【课题】实现了便宜但能抑制振荡现象的半导体装置。【解决手段】设置形成于硅半导体基板(100)的阳极电极(106)和阴极电极(107)、与阳极电极邻接形成的p型层(102，103)、与阴极电极邻接形成、使V族元素扩散而成的n型层(104)、形成于p型层与n型层之间的n－型层(101)、形成于n－型层与n型层之间、含有氧的n缓冲层(105)，从阴极电极的n型层侧的面向着阳极电极的至少30μm的宽度的区域内的氧浓度为1×1017cm-3以上，并且与p型层相接的部位处的n－层的氧浓度小于3×1017cm-3。
-
公开(公告)号：CN105814786A
公开(公告)日：2016-07-27
申请号：CN201480067727.X
申请日：2014-12-12
Applicant: 株式会社日立功率半导体
CPC classification number: H02M7/04 , H02M1/08 , H02M7/219 , H02M2001/0029 , H02M2007/2195 , H03K17/163 , Y02B70/1408
Abstract: 本发明提供防止振荡且防止由噪声施加时的误动作而导致贯通电流流过的自主型同步整流MOSFET的整流装置。整流装置(132)具备：进行同步整流的整流MOSFET(101)；判定电路(103)，其输入整流MOSFET(101)的一对正极主端子TH与负极主端子TL间的电压，并根据输入的电压判定整流MOSFET(101)的导通/截止；以及栅极驱动电路(105)，其根据判定电路(103)的比较信号Vcomp进行整流MOSFET(101)的栅极的导通/截止，且构成为导通整流MOSFET(101)时栅极电压Vgs的升压所需的时间比截止整流MOSFET(101)时栅极电压Vgs的降压所需的时间长。
-
公开(公告)号：CN105814785A
公开(公告)日：2016-07-27
申请号：CN201480067332.X
申请日：2014-12-12
Applicant: 株式会社日立功率半导体
IPC: H02M7/12 , H01L25/07 , H02K11/049 , H02K19/36
Abstract: 本发明的半导体装置(S1)具有安装于交流发电机(Ot)的俯视观察具有圆形的外周部(101s)的第一外部电极(101)，在第一外部电极(101)上搭载有：MOSFET芯片(103)；控制电路(104)，其输入MOSFET芯片(103)的第一主端子(103d)和第二主端子(103s)的电压或电流，根据该电压或电流来生成向MOSFET芯片(103)的栅极(103g)供给的控制信号；以及电容器(105)，其向控制电路(104)供给电源，半导体装置(S1)相对于MOSFET芯片(103)在上述第一外部电极的相反侧具有第二外部电极(107)，且MOSFET芯片(103)的第一主端子(103d)与第一外部电极(101)、以及MOSFET芯片(103)的第二主端子(103s)与第二外部电极(107)电连接。
-
公开(公告)号：CN111434040B
公开(公告)日：2023-06-27
申请号：CN201880078313.5
申请日：2018-10-29
Applicant: 株式会社日立功率半导体
IPC: H03K17/567 , H01L29/739 , H01L29/78 , H02M1/08
Abstract: 提供一种半导体装置，利用1个控制信号来驱动具有2个栅极端子的IGBT，并且避免成为连续的接通状态以及针对一次的接通脉冲信号而两次成为接通状态。半导体装置1具有：控制信号输入端子11；IGBT 4，具有第1栅极端子41以及第2栅极端子42；延迟部2，使所输入的信号延迟延迟时间L；以及逻辑积部3，运算第1输入端子与第2输入端子的逻辑积。控制信号输入端子11连接于延迟部2的输入端子以及逻辑积部3的第2输入端子32。延迟部2的输出端子连接于IGBT 4的第1栅极端子41以及逻辑积部3的第1输入端子31。逻辑积部3的输出端子33连接于IGBT 4的第2栅极端子42。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.034 seconds)
