-
公开(公告)号：CN111414622B
公开(公告)日：2023-03-28
申请号：CN202010222119.9
申请日：2020-03-26
Applicant: 电子科技大学
IPC: G06F21/56 , G06F16/901
Abstract: 本发明公开了一种针对IP固核网表的硬件后门移除方法，首先基于有向图模型，可以成功地找到硬件木马电路的起始端，即木马起始挂载节点；然后固化起始挂载节点，删除无效逻辑单元，可以成功地切断木马电路和主电路之间的连接，并将木马电路固定在未触发状态；最后向后传播固态信号，利用真值表消除冗余项方法，逐层修改木马电路。经过与木马插入前的网表文件对比，本发明可以成功删除掉硬件木马电路，且不会对网表的正常功能造成影响。本发明为修复存在硬件后门的网表提供了一种有效的方法，在IP固核修正后再利用方面具有重要意义。
-
公开(公告)号：CN111399852B
公开(公告)日：2022-08-16
申请号：CN202010166987.X
申请日：2020-03-11
Applicant: 电子科技大学
IPC: G06F8/53
Abstract: 本发明公开了一种基于DSP处理器特点的指令集静态反汇编方法，包括以下步骤：S1：建立数据文件格式分析库和二进制映射汇编数据库；S2：读出二进制数据，得到原始二进制数据；S3：根据数据文件格式分析库处理原始二进制数据，得到属于程序段的二进制代码数据；S4：采用静态反汇编法对二进制代码数据进行反汇编，得到对应的汇编指令；S5：对汇编指令添加分支标识符，完成DSP处理器的静态反汇编。该方法将对运行于DSP处理器平台的二进制代码进行反汇编，获得汇编级的代码。本发明为了适应DSP处理器的特点，对反汇编的过程做出了改进与适应，同时为了提升反汇编的正确性，加入了汇编检测，保证了反汇编的效率和准确率。
-
公开(公告)号：CN114696869A
公开(公告)日：2022-07-01
申请号：CN202210271885.3
申请日：2022-03-18
Applicant: 电子科技大学
IPC: H04B1/7075
Abstract: 本发明提供一种低信噪比下北斗三号卫星RDSS业务出站信号捕获方法，包括下变频步骤：将中频信号输入的中频信号与产生的本地载波信号相乘得到的I、Q两路信号；FFT步骤：利用I、Q两路信号得到基带复信号，将基带复信号和本地伪码序列分别进行快速傅里叶变换FFT运算后相乘，再将相乘结果进行快速傅里叶逆变换得到序列相关值R(n)；从序列相关值R(n)得到最大值R(r)以及最大值出现位置r；检测判决步骤：将R(r)与预设的判决门限为Vt进行比较，当捕获成功，则将当前的本地载波频率作为捕获到的北斗三号卫星RDSS业务出站信号的多普勒频移，将R(r)出现的位置r作为捕获到的北斗三号卫星RDSS业务出站信号的码相位。本发明具有捕获速度快、硬件资源占用少的特点。
-
-
公开(公告)号：CN113433850A
公开(公告)日：2021-09-24
申请号：CN202110626594.7
申请日：2021-06-04
Applicant: 电子科技大学
IPC: G05B19/042
Abstract: 本发明公开了一种FPGA异态逻辑修复方法，应用于FPGA所在的待测电路上，通过将待测电路划分为待测网格，通过温度传感器采集待测网格的振荡频率矩阵，该温度传感器为基于环形振荡器的温度传感器，然后基于振荡频率矩阵建立预测模型和定位模型，通过所述预测模型和所述温度传感器在预设时间间隔到达时对所述待测网格进行检测得到检测结果，并根据所述检测结果判断是否存在所述异态逻辑，若存在，则通过定位模型确定出异态逻辑区域，并对待测电路进行配置修复，若不存在，则根据预设时间间隔进行下一次检测，实现了快速准确的对异态逻辑的定位以及修复。
-
Patent Agency Ranking
公开(公告)号：CN113115455A
公开(公告)日：2021-07-13
申请号：CN202110320491.8
申请日：2021-03-25
Applicant: 电子科技大学
Abstract: 本发明公开了一种可降低时隙冲突概率的VDES系统自适应信道选择方法，包括以下步骤：将AIS系统中的报文消息进行分类，并为分类后的消息设置标志位；设定时隙冲突概率阈值，根据时隙冲突概率阈值以及标志位，选择每种类型对应报文消息的传输信道；接入网络并预约时隙，待时隙到来，将报文消息通过选择的传输信道发送，完成自适应信道选择。本发明能够将原始AIS系统中与安全有关的消息置于最高优先级，同时能够在密集水域有效降低时隙冲突概率。
-
公开(公告)号：CN110224743B
公开(公告)日：2021-04-13
申请号：CN201910548249.9
申请日：2019-06-24
Applicant: 中国电子科技集团公司第五十四研究所 , 电子科技大学
Abstract: 本发明公开了一种基于动态场景的星载ADS‑B测试信号的形成方法，通过报文信号发射功率、机载发射天线增益、星载接收天线增益和路径损耗得到报文信号到达卫星时的信号功率，通过报文信号的传播频率、传输过程的多普勒频移和发射机频率的抖动范围得到报文信号到达卫星时的信号频率，最大程度模拟了真实场景下卫星接收到的星载ADS‑B信号，更贴近真实场景，能够更好的测试星载ADS‑B接收机性能。
-
公开(公告)号：CN110149156B
公开(公告)日：2021-04-13
申请号：CN201910547976.3
申请日：2019-06-24
Applicant: 中国电子科技集团公司第五十四研究所 , 电子科技大学
Abstract: 本发明公开了一种单通道输出的星载ADS‑B测试信号的形成方法，通过在上位机设置飞行器数量，并生成每架飞行器发送的报文对应的数字中频信号，然后计算出每个报文信号到达卫星的接收时刻，再按照接收时刻对所有的数字中频信号进行时域叠加、放大以及量化，将量化后的数字中频信号在硬件模块上进行数模转换、滤波、上变频、衰减，得到单通道输出的星载ADS‑B测试信号，能够实现在工程容差范围内模拟出真实场景下的复杂ADS‑B报文信号，可以更好的测试星载ADS‑B接收机的信号处理性能指标。
-
公开(公告)号：CN111428246A
公开(公告)日：2020-07-17
申请号：CN202010234149.1
申请日：2020-03-30
Applicant: 电子科技大学
IPC: G06F21/57
Abstract: 本发明公开了一种面向自主芯片硬件安全的逻辑漏洞深度挖掘方法，涉及芯片硬件安全技术领域，包括：对芯片HDL源代码进行等效变换；采用ATPG初步提取等效变换后的HDL源代码中的FSM；对初步提取到的FSM进行补全，得到完整的FSM；根据互斥性、完备性、死状态和活状态条件，从完整的FSM中挖掘基本逻辑漏洞，互斥性漏洞、完备性漏洞、死状态漏洞和活状态漏洞均为基本逻辑漏洞；若基本逻辑漏洞包括活状态或死状态漏洞，则继续挖掘传播型漏洞。本发明方法以HDL代码为输入，以FSM为主要研究对象，该方法能够从自主芯片HDL源代码中挖掘出多种类型的硬件逻辑漏洞，使得设计者和使用者能够采取相应的弥补和防范措施。
-
公开(公告)号：CN111399852A
公开(公告)日：2020-07-10
申请号：CN202010166987.X
申请日：2020-03-11
Applicant: 电子科技大学
IPC: G06F8/53
Abstract: 本发明公开了一种基于DSP处理器特点的指令集静态反汇编方法，包括以下步骤：S1：建立数据文件格式分析库和二进制映射汇编数据库；S2：读出二进制数据，得到原始二进制数据；S3：根据数据文件格式分析库处理原始二进制数据，得到属于程序段的二进制代码数据；S4：采用静态反汇编法对二进制代码数据进行反汇编，得到对应的汇编指令；S5：对汇编指令添加分支标识符，完成DSP处理器的静态反汇编。该方法将对运行于DSP处理器平台的二进制代码进行反汇编，获得汇编级的代码。本发明为了适应DSP处理器的特点，对反汇编的过程做出了改进与适应，同时为了提升反汇编的正确性，加入了汇编检测，保证了反汇编的效率和准确率。
-
-
-
-
-
-
-
-
-
Search Results
117
records
(took 0.233 seconds)
