-
-
公开(公告)号:CN108140109B
公开(公告)日:2025-05-06
申请号:CN201680057006.X
申请日:2016-11-10
Applicant: 赛普拉斯半导体公司
Abstract: 公开了使用各向异性导电材料来实现穿过覆盖层对指纹的准确成像的指纹传感器兼容的覆盖层材料。各向异性导电材料在与指纹传感器正交的方向上具有增加的导电率,这增加了指纹与传感器表面的电容式耦合,允许指纹传感器穿过覆盖层准确地对指纹进行成像。还公开了用于形成指纹传感器兼容的覆盖层的方法。
-
-
公开(公告)号:CN110462551B
公开(公告)日:2023-09-01
申请号:CN201880015372.8
申请日:2018-02-22
Applicant: 赛普拉斯半导体公司
Inventor: 马库斯·昂塞尔德 , 卡塔尔·奥利奥耐尔德 , 保罗·M·沃尔什 , 欧勒山德·霍斯塔纳
Abstract: 描述了一种用于电感式感测或电容式感测的感测单元。感测单元可以包括耦合到第一节点的第一端子,耦合到第一节点的第一电极和第二端子。感测单元可以包括耦合到第二端子的第二电极。在第一模式下,在第一端子处接收第一信号,并且在第二端子上输出第二信号,其中第二信号可以表示感测单元的电容。感测单元可以包括感应线圈。感测单元可以包括第一电容器。感应线圈和第一电容器并联地耦合在第一节点和地之间。在第二模式下,在第一端子处接收第三信号,并且在第二端子上输出第四信号。
-
-
公开(公告)号:CN107924260B
公开(公告)日:2019-08-13
申请号:CN201680047791.0
申请日:2016-05-25
Applicant: 赛普拉斯半导体公司
IPC: G06F3/045
CPC classification number: G06K9/0002 , G06F3/0418 , G06F3/044
Abstract: 电容指纹传感器包括在感测区域中的一组电容传感器电极。该组电容传感器电极包括一组发送(Tx)传感器电极、一组接收(Rx)传感器电极和一组补偿电极。指纹传感器还包括多相电容传感器,其被配置为通过将第一Tx信号施加到Tx传感器电极的第一子集并同时将第二Tx信号施加到该组Tx传感器电极的第二子集来执行对电容传感器电极的感测扫描,并且基于在该组补偿电极处接收到的补偿信号,减少源自除了感测区域处的接触之外的源的Rx信号的分量。
-
公开(公告)号:CN110462551A
公开(公告)日:2019-11-15
申请号:CN201880015372.8
申请日:2018-02-22
Applicant: 赛普拉斯半导体公司
Inventor: 马库斯·昂塞尔德 , 卡塔尔·奥利奥耐尔德 , 保罗·M·沃尔什 , 欧勒山德·霍斯塔纳
Abstract: 描述了一种用于电感式感测或电容式感测的感测单元。感测单元可以包括耦合到第一节点的第一端子,耦合到第一节点的第一电极和第二端子。感测单元可以包括耦合到第二端子的第二电极。在第一模式下,在第一端子处接收第一信号,并且在第二端子上输出第二信号,其中第二信号可以表示感测单元的电容。感测单元可以包括感应线圈。感测单元可以包括第一电容器。感应线圈和第一电容器并联地耦合在第一节点和地之间。在第二模式下,在第一端子处接收第三信号,并且在第二端子上输出第四信号。
-
-
公开(公告)号:CN107924460A
公开(公告)日:2018-04-17
申请号:CN201680048165.3
申请日:2016-09-02
Applicant: 赛普拉斯半导体公司
IPC: G06K9/00
CPC classification number: G06K9/0002
Abstract: 描述了具有共模噪声抑制的指纹检测电路。指纹检测电路包括半桥电路,其耦合到指纹检测电极阵列的接收(RX)电极并耦合到由于阵列上的导电物体的存在而不可改变的埋入电容。指纹检测电路还可以包括被配置为通过低噪声放大器(LNA)的差分输入级实现共模噪声抑制的监听器电极。
-
公开(公告)号:CN105308541A
公开(公告)日:2016-02-03
申请号:CN201380077474.X
申请日:2013-09-10
Applicant: 赛普拉斯半导体公司
Inventor: 欧勒山德·霍斯塔纳
IPC: G06F3/041
CPC classification number: G06F3/044 , G06F3/0412 , Y10T29/49117
Abstract: 用于传感阵列的场线中继器结构的装置和方法进行了描述。一个装置包括基底、带有布置在一个或多个层中的基底的一个或多个侧面的电极的电容传感阵列和布置成覆盖电容传感阵列的保护覆盖层。涂膜布置在保护覆盖层上且浮动电极的场线中继器(FLR)结构布置在涂膜和保护覆盖层之间。
-
-
-
-
-
-
-
-
-