-
公开(公告)号：CN114783945A
公开(公告)日：2022-07-22
申请号：CN202210345348.9
申请日：2022-03-31
Applicant: 长江存储科技有限责任公司
IPC: H01L21/768 , H01L23/48 , H01L23/522 , H01L23/532
Abstract: 本申请提供一种半导体器件及其制造方法、存储系统，所述制造方法包括：提供待键合的晶圆；所述晶圆的表面覆盖有键合层，所述键合层的表面为所述晶圆的待键合面；所述待键合面具有第一接触孔；所述第一接触孔贯穿所述键合层，所述第一接触孔的下端与导电结构连接，所述导电结构连接至所述晶圆内的阱区；在所述第一接触孔中填充非金属材料；对所述第一接触孔内的非金属材料进行掺杂，形成待键合的接触结构。
-
公开(公告)号：CN114220768A
公开(公告)日：2022-03-22
申请号：CN202111406798.6
申请日：2021-11-24
Applicant: 长江存储科技有限责任公司
Inventor： 严孟
IPC: H01L21/768
Abstract: 本公开实施例提供一种互连结构的制作方法，包括：依次形成覆盖基底的第一介质层、蚀刻停止层和第二介质层；在对准基底中电连接结构的位置，形成贯穿第二介质层的凹槽；其中，凹槽的底部暴露蚀刻停止层；从凹槽的底部形成贯穿蚀刻停止层和第一介质层的通孔，以显露电连接结构；在形成通孔的同时，形成贯穿第二介质层和蚀刻停止层的盲孔；在通孔中形成与电连接结构电连接的导电柱，并在盲孔中形成支撑柱。
-
公开(公告)号：CN109804463B
公开(公告)日：2021-04-16
申请号：CN201980000175.3
申请日：2019-01-02
Applicant: 长江存储科技有限责任公司
IPC: H01L21/768 , H01L21/311
Abstract: 一种用于形成双镶嵌互连结构的方法。提供衬底，所述衬底具有导体层、导体层上的蚀刻停止层、蚀刻停止层上的电介质堆叠层和电介质堆叠层上的硬掩模层。在硬掩模层上形成具有抗蚀剂开口的光刻胶层。通过抗蚀剂开口蚀刻硬掩模层以形成硬掩模开口。通过硬掩模开口蚀刻电介质堆叠层以形成局部通路孔。修整光刻胶层以在局部通路孔上方形成加宽的抗蚀剂开口。通过加宽的抗蚀剂开口蚀刻硬掩模层，以在局部通路孔上方形成加宽的硬掩模开口。通过加宽的硬掩模开口和局部通路孔蚀刻电介质堆叠层，以形成双镶嵌通孔。
-
公开(公告)号：CN112331657A
公开(公告)日：2021-02-05
申请号：CN202011096429.7
申请日：2020-10-14
Applicant: 长江存储科技有限责任公司
IPC: H01L27/11521 , H01L27/11551 , H01L27/11568 , H01L27/11578
Abstract: 本发明提供一种三维存储器的封装接连结构的形成方法及三维存储器，基于“两层介电层+两次刻蚀”的打开刻蚀原理，在三维存储器的焊盘结构上形成有第一介电层和第二介电层，且刻蚀第二介电层时第二介电层的刻蚀速率显著高于第一介电层的刻蚀速率，使得第一次刻蚀停留在第一介电层上，再结合第二次刻蚀去除同样深度的第一介电层及焊盘结构的一部分，从而实现两次刻蚀深度的精准可控，尤其是第一次刻蚀深度的精准可控，能忽略刻蚀速率的差异和介电层沉积厚度的差异对刻蚀深度的影响；通过两次刻蚀深度的精准控制，能避免过刻蚀现象，减轻了过刻蚀离子持续轰击积累的电荷及产生的电场对三维存储器中逻辑电路结构的损坏，增强了三维存储器的可靠性。
-
公开(公告)号：CN111344835A
公开(公告)日：2020-06-26
申请号：CN202080000382.1
申请日：2020-02-17
Applicant: 长江存储科技有限责任公司
Inventor： 严孟
IPC: H01L21/18 , H01L23/48 , H01L23/535
Abstract: 一种混合晶圆键合方法，包括：提供第一半导体结构以及提供第二半导体结构。第一半导体结构包括：第一衬底、第一电介质和第一通孔结构。第一通孔结构包括：第一接触通孔和在第一接触通孔中掺杂的第一金属杂质。第二半导体结构包括：第二衬底、第二电介质层和第二通孔结构。第二通孔结构包括：第二接触通孔和在第二接触通孔中掺杂的第二金属杂质。方法还包括：使第一半导体结构与第二半导体结构键合，以及通过合金化工艺来形成自阻隔层。自阻隔层是由与第一金属杂质和第二金属杂质相对应的多组分氧化物形成的。
-
Patent Agency Ranking
公开(公告)号：CN110060958B
公开(公告)日：2020-05-19
申请号：CN201910322243.X
申请日：2019-04-22
Applicant: 长江存储科技有限责任公司
IPC: H01L21/768 , H01L23/528
Abstract: 本发明提供一种半导体结构及半导体工艺方法，半导体工艺方法包括如下步骤：提供晶圆；于晶圆上形成介质层；对介质层进行刻蚀，以于介质层内形成刻蚀通孔；于刻蚀通孔内形成金属互连层；于介质层的上表面及金属互连层的上表面形成保护层；对晶圆进行切边处理。本发明的半导体工艺方法在对晶圆进行切边处理之前执行光刻刻蚀工艺形成刻蚀通孔，并在刻蚀通孔内形成金属互连层，在对晶圆进行切边处理后不再执行光刻工艺，在晶圆切边处理后形成的切角处不会有光刻胶残留，从而避免缺陷的产生，提高产品的良率；同时，在对晶圆进行切边处理之前无需对刻蚀通孔进行回填，从而简化了生成工艺，提高了生产效率，节约了生产成本。
-
公开(公告)号：CN110690202A
公开(公告)日：2020-01-14
申请号：CN201910954082.6
申请日：2019-10-09
Applicant: 长江存储科技有限责任公司
IPC: H01L25/065 , H01L21/764
Abstract: 本发明公开了一种集成电路装置及其制备方法，集成电路装置，包括：若干堆叠的半导体器件；所述半导体器件包括衬底和形成在所述衬底上的介质层，在所述堆叠方向上相邻两个所述半导体器件的介质层结合在一起；至少其中一个所述半导体器件的所述介质层内形成有若干功能器件和若干隔离结构，所述隔离结构用于隔离相邻的所述功能器件；所述隔离结构包括隔离沟槽和填充在所述隔离沟槽内的填充物，所述隔离沟槽的开口位于所述介质层背向所述衬底的表面。本发明能够有效地降低功能器件与功能器件之间存在的漏电风险及电容耦合风险，而且有效地提升了混合键合界面上金属互连的可靠性，从而提升了晶圆结合的稳定性。
-
公开(公告)号：CN113555352B
公开(公告)日：2022-08-26
申请号：CN202110820397.9
申请日：2021-07-20
Applicant: 长江存储科技有限责任公司
IPC: H01L25/18 , H01L23/485 , H01L23/544
Abstract: 本公开提供了一种三维存储器，包括键合至彼此的外围晶圆和阵列晶圆。阵列晶圆包括：待测试结构(TS)，具有第一连接端(112‑1)和第二连接端(112‑2)；以及多个互连部，包括：第一互连部(123‑1)，将第一触点(116‑1)与第一连接端(112‑1)电连接，其中，第一触点(116‑1)连接至阵列晶圆的衬底中的第一阱区(115‑1)；第二互连部(123‑2)，连接至第二触点(116‑2)，其中，第二触点(116‑2)连接至衬底中的第二阱区(115‑2)；第三互连部(123‑3)，一端与外围晶圆(120)连接，另一端与第二连接端(112‑2)连接；以及第四互连部(123‑4)，其靠近衬底的一侧连接至第二连接端(112‑2)，并且与一侧相对的另一侧被配置为处于浮置状态。
-
公开(公告)号：CN114883207A
公开(公告)日：2022-08-09
申请号：CN202210349420.5
申请日：2022-04-01
Applicant: 长江存储科技有限责任公司
Abstract: 本申请提供晶圆键合方法、键合晶圆、存储器芯片以及半导体器件，所述方法包括：提供多个待键合晶圆，每个所述待键合晶圆的表面具有介质层，且所述介质层内具有键合凹槽；在所述键合凹槽内填充导电材料，以形成具有第一晶粒尺寸的预键合触点；对至少两个所述待键合晶圆进行键合对准，使得所述待键合晶圆上的所述预键合触点一一接触；进行退火处理，使得至少两个所述待键合晶圆键合，所述预键合触点键合为具有第二晶粒尺寸的融合键合触点。上述方法中，对小晶粒的预键合触点进行退火处理，能够降低退火处理温度、缩短退火处理时间，避免待键合晶圆在长时间高温的退火处理中失效的同时，还能够确保待键合晶圆完成键合后的键合强度。
-
-
-
-
-
-
-
-
-
Search Results
46
records
(took 0.069 seconds)
