-
公开(公告)号：CN119851731A
公开(公告)日：2025-04-18
申请号：CN202311580738.5
申请日：2023-11-24
Applicant: 华邦电子股份有限公司
Inventor： 赖志强
Abstract: 本发明提供一种半导体存储器装置及其测试方法。半导体存储器装置包括多个字线、行译码器、第一电压泵电路、第一可编程电流比较器及控制电路。行译码器对行地址数据进行译码，并据以选择出测试字线来与第一测试路径电性连接。第一电压泵电路配置在第一测试路径上，施加测试电压至测试字线。第一可编程电流比较器将流经第一测试路径的测试电流与可编程参考电流进行比较，以提供测试结果信号。控制电路将多个字线依序作为测试字线来将对应的测试电流与可编程参考电流进行比较，而根据测试结果信号来判断测试字线是否不良。
-
公开(公告)号：CN119673259A
公开(公告)日：2025-03-21
申请号：CN202410311378.7
申请日：2024-03-19
Applicant: 三星电子株式会社
Inventor： 洪承焕
IPC: G11C29/02
Abstract: 公开了误差检测器、存储器装置以及执行误差检测的方法。所述误差检测器包括：第一脉冲发生器，被配置为响应于多个相位信号来生成第一间隔信号和第二间隔信号；第一低通滤波器，被配置为将第一间隔信号和第二间隔信号转换为相应的第一电压和第二电压；以及第一比较器，被配置为响应于第一电压和第二电压来确定所述多个相位信号之中的第一相位信号中的误差。第一脉冲发生器可被配置为响应于所述多个相位信号之中的第一相位信号和第二相位信号来生成第一间隔信号，并且响应于所述多个相位信号之中的第一相位信号和第三相位信号来生成第二间隔信号。
-
公开(公告)号：CN119497889A
公开(公告)日：2025-02-21
申请号：CN202380044603.9
申请日：2023-06-07
Applicant: 桑迪士克科技股份有限公司
Abstract: 本文公开了用于检测非易失性存储系统中的增长坏块的技术。应力测试可加速存储器单元上的应力条件并由此提供对增长坏块的早期检测。该应力测试可包括：将编程电压施加到所选择字线并且将小于标称升压电压的应力电压施加到与所选择字线的一侧相邻的字线。该编程电压和该应力电压的组合可生成比在正常编程操作中会生成的e场强的e场，由此加速这些存储器单元上的应力。该应力测试还可包括：将这些存储器单元中的所有存储器单元编程为可在这些存储器单元上产生附加应力的相对高的阈值电压。
-
公开(公告)号：CN117157711B
公开(公告)日：2025-01-07
申请号：CN202180096618.0
申请日：2021-10-02
Applicant: 微芯片技术股份有限公司
Abstract: 一种用于执行对闪存存储器的读取的方法，该方法包括存储用于多个RRD补偿RNN的配置文件。识别闪存存储器的当前PE周期数量，并且识别与当前PE周期数量相对应的TVSO值。识别闪存存储器的当前保留时间和当前读取干扰数量。RRD补偿RNN的与当前PE周期数量、当前保留时间和当前读取干扰数量相对应的配置文件被选择并且被加载到神经网络引擎中以形成神经网络引擎中的RNN核心。执行RNN核心的神经网络操作以预测经RRD补偿的TVSO值。神经网络操作的输入包括所识别的TVSO值。使用预测的经RRD补偿的TVSO值来执行对闪存存储器的读取。
-
公开(公告)号：CN119181397A
公开(公告)日：2024-12-24
申请号：CN202411229568.0
申请日：2015-10-28
Applicant: 拉姆伯斯公司
Abstract: 本公开的实施例涉及用于存储器模块的动态随机存取存储器(DRAM)部件。该存储器模块包括模块接口；第一存储器部件堆叠，包括第一数据接口，被耦合到模块接口；以及第二数据接口；第二存储器部件堆叠，包括第三数据接口，被耦合到第一堆叠的所述第二数据接口，其中所述第二数据接口和所述第三数据接口利用线性链中的点对点拓扑被连接；以及第四数据接口；以及命令和地址(CA)接口，被耦合到所述第一堆叠和第二堆叠，其中，所述CA接口用于从存储器控制器接收第一命令和第二命令；控制所述模块接口处的第一访问插槽的定时，以用于与所述第一命令相关的数据；以及控制所述模块接口处的第二访问插槽的定时，以用于与所述第二命令相关联的数据。
-
Patent Agency Ranking
公开(公告)号：CN111161784B
公开(公告)日：2024-12-06
申请号：CN201811327624.9
申请日：2018-11-08
Applicant: 长鑫存储技术有限公司
Inventor： 刘格言
IPC: G11C29/02 , G11C11/4076
Abstract: 本发明提供一种全频带时钟占空比校准电路、校准方法和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器全频带工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本发明能够在全频带工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。
-
公开(公告)号：CN119032396A
公开(公告)日：2024-11-26
申请号：CN202380033392.9
申请日：2023-01-24
Applicant: 戴尔产品有限公司
Abstract: 一种存储装置重分类系统包括存储装置重分类子系统，该存储装置重分类子系统耦合到存储装置，该存储装置具有NAND存储子系统并且被配置为执行与第一存储装置分类相关联的第一存储操作。存储装置重分类子系统对NAND存储子系统执行测试操作，并且基于测试操作，标识NAND存储子系统的至少一种降低的能力。基于NAND存储子系统的至少一种降低的能力，存储装置重分类子系统确定至少一个存储装置操作修改，并且对存储装置执行至少一个存储装置操作修改，以便将存储装置配置为执行第二存储操作，这些第二存储操作与第一存储操作不同并且与和第一存储装置分类不同的第二存储装置分类相关联。
-
公开(公告)号：CN119007789A
公开(公告)日：2024-11-22
申请号：CN202310547937.X
申请日：2023-05-16
Applicant: 瑞昱半导体股份有限公司
IPC: G11C29/02 , G11C11/4063
Abstract: 本发明公开一种讯号质量优化方法及讯号质量优化系统。讯号质量优化方法适用于彼此电性连接的第一电路及第二电路且包括：对芯片外驱动器(Off‑Chip Driver，OCD)电路及芯片上终端(On‑Die Termination，ODT)电路执行ZQ校准程序，以得到多个校准电阻数量；配置处理装置执行波型测试程序，包括：设定预定时间规范以决定操作成功条件，依据目标ODT阻值对应的校准电阻数量调整OCD电路，同时传输一组测试讯号，并取得对应的讯号眼图，经反复调整及测试获得电阻可调整比例；配置处理装置取出具有最高的电阻可调整比例的OCD阻值，以得到较佳ODT‑OCD阻值组合，测试该些较佳ODT‑OCD阻值组合，以依据测试结果取得经优化ODT‑OCD阻值组合。
-
公开(公告)号：CN118786417A
公开(公告)日：2024-10-15
申请号：CN202380024256.3
申请日：2023-02-27
Applicant: 国际商业机器公司
Abstract: 提供了一种用于为要读取的页生成多平面读取以读取存储裸芯的平面上的页的存储器控制器、系统和方法。存储器控制器确定要读取页的平面。存储裸芯中的一存储裸芯包括具有多个块的多个平面，并且块具有页。要读取的页在平面上的页中实现。存储器控制器确定用于所确定的平面中的页的阈值电压，并从所确定的阈值电压确定导出的阈值电压。所导出的阈值电压用于从所确定的平面执行页的多平面读取。
-
公开(公告)号：CN118749118A
公开(公告)日：2024-10-08
申请号：CN202380023593.0
申请日：2023-03-14
Applicant: 美光科技公司
Abstract: 电子装置可以经配置以使主机能够间接控制与所述电子装置相关联的测试。所述主机与所述电子装置之间的接口可以是抽象的，使得所述主机不能直接控制所述电子装置。所述电子装置的实例包含存储器装置和功率管理集成电路。所述电子装置可以允许所述主机发现所述电子装置所支持的测试数量和相应测试描述符。所述电子装置可以与所述主机交互以配置测试和/或测试结果的报告。
-
-
-
-
-
-
-
-
-
Search Results
654
records
(took 0.023 seconds)
