公开(公告)号：CN111816701B

公开(公告)日：2024-12-27

申请号：CN202010288188.X

申请日：2020-04-13

Applicant: 广东致能科技有限公司

Inventor： 黎子兰

IPC: H01L29/778 ,  H01L21/335

Abstract: 本发明涉及一种半导体器件及其制造方法；其中半导体器件，包括：第一沟道层；第一势垒层，其中在第一沟道层与第一势垒层之间形成具有垂直界面的第一异质结，在所述第一异质结内形成垂直的2DEG或2DHG；第一电极，其位于所述第一异质结的上侧，经配置以与所述第一异质结内的2DEG或2DHG电接触，其中所述第一电极与所述第一异质结上方的第一外部电压连接；以及第二电极，其位于所述第一异质结的下侧，经配置以与所述第一异质结内的2DEG或2DHG电接触，其中所述第二电极与所述第一异质结下方的第二外部电压连接。本发明的半导体器件不但能够提高器件的耐压，而且也方便了半导体器件的电路互联。

公开(公告)号：CN119153510A

公开(公告)日：2024-12-17

申请号：CN202411600752.1

申请日：2024-11-11

Applicant: 珠海镓未来科技有限公司

Inventor： 高吴昊 ,  吴毅锋 ,  曾凡明

IPC: H01L29/778 ,  H01L23/48 ,  H01L29/06 ,  H01L29/40 ,  H01L21/335

Abstract: 本发明实施例公开了一种具有等电位电极结构的半导体器件及其制作方法，应用于电子器件技术领域。半导体器件主要是在外延结构的有源区外围设置隔离区，并在设置有源区的电极时，将有源区最上端和最下端的源极设置为相等电位的电极，且相邻的源极为不等电位的电极，而在隔离区设置有至少一圈金属环结构和至少一个离子注入区域，这样通过金属环结构及离子注入区域可以将有源区内的源极得到有效地可靠性提升，从而实现了半导体器件的高可靠性。且金属环结构的电位、衬底与有源区最上端或最下端的源极的电位相同或近似相等，可以减少电化学腐蚀，这样也可以完全消除金属环结构内外的电位差获得高可靠性。

公开(公告)号：CN119153489A

公开(公告)日：2024-12-17

申请号：CN202310715151.4

申请日：2023-06-15

Applicant: 东南大学 ,  无锡华润上华科技有限公司

Inventor： 张龙 ,  马杰 ,  张森 ,  刘斯扬 ,  孙媛 ,  何乃龙 ,  温宏扬 ,  刘新新 ,  孙伟锋

IPC: H01L29/06 ,  H01L29/205 ,  H01L21/335 ,  H01L29/778

Abstract: 本发明涉及一种氮化镓功率器件及其制备方法，所述器件包括耐压区，耐压区包括第一导电类型掺杂区、第二导电类型掺杂区、多个电阻结构、多个导电结构、漏极掺杂区及第一漏电极。第一导电类型掺杂区和第二导电类型掺杂区设于衬底中，各电阻结构设于衬底上；每个导电结构的两端各连接一电阻结构，从而将各电阻结构串联连接；一导电结构的底部与第二导电类型掺杂区电性连接，其余电阻结构的底部与所述第一导电类型掺杂区电性连接。漏极掺杂区，设于衬底中，第一导电类型掺杂区位于第二导电类型掺杂区与漏极掺杂区之间；第一漏电极设于漏极掺杂区上，第一漏电极的底部与漏极掺杂区电性连接。本发明极大地提高了器件的雪崩能力，消除了衬偏效应。

公开(公告)号：CN119153334A

公开(公告)日：2024-12-17

申请号：CN202411639399.8

申请日：2024-11-18

Applicant: 珠海镓未来科技有限公司

Inventor： 郭超凡 ,  张铭宏 ,  王中党

IPC: H01L21/335 ,  H01L21/321 ,  H01L21/28 ,  H01L29/45 ,  H01L29/778

Abstract: 本发明提供一种具有欧姆金属隔离层的半导体器件及其制作方法。制作方法包括步骤：提供一氮化镓衬底，并沉积第一介质层；沉积扩散阻挡层；制备欧姆接触孔；沉积欧姆金属层，并对所述欧姆金属层进行退火处理；沉积氮化钛金属层；制备欧姆电极；沉积介质叠层；制备栅极区域以及场板区域；制备栅极金属和栅极场板；沉积绝缘层；制备栅极、源极和漏极的接触孔；沉积金属层，制备栅极、源极和漏极。在对欧姆金属层上沉积氮化钛金属层之前进行退火处理，使得氮化钛金属层与欧姆金属层不会同时进行退火，有效解决欧姆接触电阻变差的问题；扩散阻挡层可阻止欧姆金属在退火过程中向第一介质层扩散，有效提高芯片可靠性，利于实现更小的器件尺寸。

公开(公告)号：CN119153333A

公开(公告)日：2024-12-17

申请号：CN202411639398.3

申请日：2024-11-18

Applicant: 珠海镓未来科技有限公司

Inventor： 郭超凡 ,  张铭宏 ,  吴毅锋 ,  王中党

IPC: H01L21/335 ,  H01L29/40 ,  H01L29/778

Abstract: 本发明提供一种具有多层场板的半导体功率器件及其制作方法。制作方法包括：提供一氮化镓衬底，沉积第一介质层；制作欧姆接触孔；制作欧姆电极；沉积第二介质层；制作一级场板；依次沉积下层介质层和上层介质层；制作上级场板区域、下级场板区域；制作下级场板、上级场板。在同等刻蚀条件下，下层介质层的刻蚀速度小于上层介质层的刻蚀速度，上级场板区域之外的上层介质层被完全刻蚀掉后，下层介质层仅少部分被刻蚀掉，从而无需在两层介质层之间设置刻蚀停止层，减少制作流程，节省了制备时间；同时可以避免两层介质层之间产生缝隙，场板在该位置处的形状成型效果较好，进而减少因刻蚀损伤导致的电场局部集中效应，提高器件的可靠性。

公开(公告)号：CN119133176A

公开(公告)日：2024-12-13

申请号：CN202411235183.5

申请日：2024-09-04

Applicant: 西安交通大学

Inventor： 王玮 ,  梁月松 ,  牛田林 ,  张明辉 ,  林芳 ,  问峰 ,  王艳丰 ,  王宏兴

IPC: H01L27/085 ,  H01L29/78 ,  H01L29/778 ,  H01L21/82 ,  H01L21/336 ,  H01L21/335

Abstract: 本发明属于半导体器件技术领域，具体涉及一种氢终端金刚石MOSFET/增强型氮化镓HEMT单片集成的互补电路及制备方法，本发明通过异质集成的方法将p型金刚石MOSFET和n型增强型氮化镓HEMT结合在一起制备逻辑互补电路，有效规避了金刚石难以实现n型器件、氮化镓难以实现p型器件的技术难题；金刚石/氮化镓的单片集成有利于减小器件体积，提高集成度，确保互补电路拥有高的开关速度和低损耗；金刚石热导率高，同时调制了氮化镓HEMT的热产生场分布，提升器件散热能力，为高温CMOS应用提供解决方案。

公开(公告)号：CN119133175A

公开(公告)日：2024-12-13

申请号：CN202411231160.7

申请日：2024-09-04

Applicant: 西安交通大学

Inventor： 王玮 ,  梁月松 ,  林芳 ,  王艳丰 ,  陈根强 ,  牛田林 ,  张明辉 ,  问峰 ,  王宏兴

IPC: H01L27/085 ,  H01L21/82 ,  H01L29/78 ,  H01L29/778 ,  H01L21/335 ,  H01L21/34

Abstract: 本发明公开了一种氢终端金刚石/二维半导体单片集成的互补器件及制备方法。包括金刚石衬底、金刚石外延薄膜、氢终端二维空穴气层、台面隔离区、二维半导体层、第一源电极、第一漏电极、第二源电极、第二漏电极、第一栅极介质层、第二栅极介质层、第一栅电极和第二栅电极。本发明通过将p型氢终端金刚石和n型二维半导体结合在一起制备金刚石基半导体互补器件，实现在金刚石上的单片集成的互补器件，有效规避了目前金刚石难以实现n型MOS器件的技术难题，充分发挥了金刚石与二维材料各自的优势，实现了高性能金刚石基单片集成CMOS器件。

公开(公告)号：CN119132951A

公开(公告)日：2024-12-13

申请号：CN202411151401.7

申请日：2024-08-21

Applicant: 华虹半导体(无锡)有限公司 ,  上海华虹宏力半导体制造有限公司

Inventor： 姚致远 ,  方明旭 ,  王黎 ,  陈华伦

IPC: H01L21/335 ,  H01L29/808 ,  H01L29/423

Abstract: 本申请提供了一种兼容于BCD平台的结型场效应晶体管及其制备方法，其中制备方法中，在刻蚀LDMOS器件区的第二栅极打开第二漂移区的部分表面的同时，刻蚀JFET器件区的第一栅极的中间区域以形成第一开口，打开第一漂移区的部分表面，随后通过离子注入工艺，在JFET器件区的第一开口底部的第一漂移区中形成第一体区。本申请在形成第一体区过程中无需额外增加新光罩，在刻蚀LDMOS器件区的第二栅极打开第二漂移区的部分表面的过程中同步打开JFET器件区的后续进行第一体区注入的第一栅极中间区域，从而节省了单独打开第一栅极中间区域的光罩，简化了制备工艺，降低了成本。

公开(公告)号：CN113594232B

公开(公告)日：2024-12-10

申请号：CN202110906419.3

申请日：2021-08-09

Applicant: 迪优未来科技(清远)有限公司 ,  华南师大(清远)科技创新研究院有限公司

Inventor： 尹以安 ,  连梦小 ,  毛明华

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335 ,  H01L29/423

Abstract: 本发明涉及一种多插指埋栅结构的增强型高压HEMT器件及其制备方法，包括依次层叠的应力释放层、高阻缓冲层、沟道层、插入层和势垒层；源极和漏极位于势垒层两端，与所述插入层接触；栅极位于势垒层上；栅电介质层，位于栅极和势垒层之间；包含插指埋栅单元的多插指埋栅结构，沿势垒层表面延伸至势垒层中一定深度，沿源极指向漏极的方向上，所述多插指埋栅结构与势垒层之间构成多个依次排列的PN结。本发明采用离子注入工艺形成的多插指埋栅结构的引入，大大提高了器件的耐压特性，同时减少了栅极的泄露电流，提升了饱和漏极电流的上限，在获得增强型器件的同时增大输出电流。

公开(公告)号：CN119069350A

公开(公告)日：2024-12-03

申请号：CN202411218103.5

申请日：2024-09-02

Applicant: 中国科学院微电子研究所

Inventor： 黄森 ,  刘蛟龙 ,  蒋其梦 ,  王鑫华 ,  魏珂 ,  刘新宇

IPC: H01L21/335 ,  H01L29/778

Abstract: 本公提供了一种自对准结构氮化镓p沟道增强型器件的制备方法，包括：操作S1：制备异质外延衬底，自下至上包括衬底、缓冲层、势垒层、盖帽层；操作S2：在盖帽层表面制备硬掩模层；操作S3：保留器件中间区域的硬掩膜层以暴露盖帽层，或对器件两侧的异质外延结构进行不同深度的刻蚀以至于暴露缓冲层；操作S4：在暴露的盖帽层或缓冲层上再生长重掺杂的p型材料层得到源漏区域，并去除中间区域的硬掩膜层得到凹槽状的栅极区域；操作S5：在p型材料层上制备欧姆接触电极得到源极和漏极；操作S6：在凹槽状的栅极区域表面沉积栅介质层，并生长金属得到栅极，完成自对准结构氮化镓p沟道增强型器件的制备。同时还提供了通过上述制备方法制备得到的自对准结构氮化镓p沟道增强型器件。