公开(公告)号：CN119069517A

公开(公告)日：2024-12-03

申请号：CN202411175379.X

申请日：2024-08-26

Applicant: 铨力微电子(无锡)有限公司

Inventor： 赵秋森 ,  唐东

IPC: H01L29/732 ,  H01L29/08 ,  H01L29/16 ,  H01L21/331

Abstract: 本发明公开了一种高电流增益的垂直型4H‑SiC BJT器件及制备方法，涉及半导体器件领域，该4H‑SiC BJT器件包括半导体基板以及设置于半导体基板中心区的有源区，有源区内设置有若干并列分布的元胞；对于任一元胞，包括制备于半导体基板上的第一导电类型集电区、制备于第一导电类型集电区上的第二导电类型基区以及制备于第二导电类型基区上的发射区组，发射区组至少包括第一导电类型第一发射区以及第一导电类型第二发射区，在有源区截面上，第一导电类型第一发射区以及第一导电类型第二发射区沿第一方向间隔排列于第二导电类型基区上，第一导电类型第一发射区以及第一导电类型第二发射区均与用于形成发射极的发射极金属欧姆接触，该BJT器件具有较高的电流增益。

公开(公告)号：CN111837239B

公开(公告)日：2024-11-26

申请号：CN201880069999.1

申请日：2018-10-29

Applicant: 韩国生命工学研究院

Inventor： 权五锡 ,  李昌洙 ,  朴先珠 ,  河泰焕 ,  朴喆淳 ,  金庆浩 ,  金眞影

IPC: H01L29/16 ,  H01L29/772 ,  H01L29/66 ,  H01L21/324 ,  H01L21/02 ,  H10K99/00

Abstract: 本发明涉及一种石墨烯晶体管，其包括：基板；设置在基板上的石墨烯沟道层；彼此间隔开并分别设置在石墨烯沟道层的相对端的一对金属；以及设置在石墨烯沟道层上且包括N‑杂环卡宾化合物的连接层，其制造方法，以及包括所述石墨烯晶体管的生物传感器。根据本发明的石墨烯晶体管，其中N‑杂环卡宾化合物的卡宾基团与石墨烯沟道层形成共价键以改性石墨烯沟道层的整个表面，作为晶体管具有优异的导电性，包括该晶体管的生物传感器的选择性和灵敏度得到改善。

公开(公告)号：CN118985047A

公开(公告)日：2024-11-19

申请号：CN202380026218.1

申请日：2023-06-14

Applicant: 半导体元件工业有限责任公司

Inventor： A·V·博洛特尼科夫 ,  F·阿勒斯坦姆

IPC: H01L29/06 ,  H01L21/329 ,  H01L29/872 ,  H01L29/20 ,  H01L29/16

Abstract: 在一般方面，二极管(100)包括第一导电类型的衬底(102)、设置在衬底上并包括漂移区(120)的第一导电类型的半导体层(104)、设置在邻近漂移区的半导体层中的第二导电类型的屏蔽区(110a)以及设置在邻近屏蔽区的漂移区的第一部分中的第一导电类型的表面区(132a)。表面区的掺杂浓度大于邻近表面区的漂移区的第二部分的掺杂浓度。第二部分不包括表面区。二极管包括设置在屏蔽区的至少一部分上的肖特基材料(130)，漂移区的第一部分中的表面区；和漂移区的第二部分。

公开(公告)号：CN118969857A

公开(公告)日：2024-11-15

申请号：CN202411043766.8

申请日：2024-07-31

Applicant: 上海道之科技有限公司

Inventor： 陈雪萌 ,  王艳颖

IPC: H01L29/872 ,  H01L21/329 ,  H01L29/16 ,  H01L29/06

Abstract: 本发明涉及二极管器件技术领域，具体涉及一种具有高浪涌耐量的碳化硅二极管及制备方法，包括：衬底；第一类型掺杂的外延层和第二类型掺杂的第一阱区；所述第一阱区中分布有至少两个所述第一掺杂类型的源区；所述源区和所述第一阱区与上方的第一金属层之间为欧姆接触，以形成JFET结构。针对现有技术中的碳化硅二极管抗浪涌性能差的问题，通过在阱区中设置源区，与外延层结合形成NPN结构，并通过源区与外延层结合形成具有JFET特征的高阻区，从而使得器件在浪涌工况下能够通过NPN结构开启，实现较好的抗浪涌特性，同时，由于形成了具有JEFT特征的高阻区，能够在浪涌状态下获得更高的开启电压，提前了NPN结构的开启时间，实现了更好的抗浪涌效果。

公开(公告)号：CN118969603A

公开(公告)日：2024-11-15

申请号：CN202410981354.2

申请日：2024-07-22

Applicant: 派恩杰半导体(浙江)有限公司

Inventor： 黄兴

IPC: H01L21/04 ,  H01L29/16

Abstract: 本发明涉及碳化硅技术领域，公开了一种碳化硅晶圆衬底的制备方法及碳化硅晶圆衬底，其包括：1)准备相同尺寸的多晶碳化硅晶圆和单晶碳化硅衬底片；2)将单晶碳化硅衬底片进行氢注入，将氢离子注入到单晶碳化硅衬底片表面下并形成氢注入层；3)将单晶碳化硅衬底片形成氢注入层的一侧与多晶碳化硅晶圆进行键合并形成晶圆体；4)将步骤3)中得到的晶圆体沿氢注入层剥离单晶碳化硅衬底片。本申请由于使用基板是多晶碳化硅晶圆，单晶碳化硅衬底片层只有几微米，大大降低了成本；同时多晶也不会产生翘曲；此外，多晶电导率要远高于单晶，可以不用减薄。

公开(公告)号：CN118919564A

公开(公告)日：2024-11-08

申请号：CN202410967929.5

申请日：2024-07-18

Applicant: 杭州谱析光晶半导体科技有限公司

Inventor： 许一力

IPC: H01L29/78 ,  H01L29/16 ,  H01L29/06

Abstract: 本发明涉及MOS半导体技术领域，且公开了一种能够减少寄生电荷量的SiC VDMOSFET结构，包括若干个相互并列的MOS元胞结构，所述MOS元胞结构包括衬底层、扩散层、P体区以及N体区；其中，所述MOS元胞结构的底层欧姆连接有漏极；所述P体区包括轻掺杂P阱一、重掺杂P阱一、轻掺杂P阱二、重掺杂P阱二、重掺杂P阱三以及轻掺杂P阱三，其中相邻MOS元胞之间的重掺杂P阱三、轻掺杂P阱三共为一体。本发明通过将P体区中显强电荷导通性区域与显弱电荷导通性区域进行交替排布，这样在栅极接入栅电压并形成沟道之后，其P体区的另一端由于这种交替设计，可以削减在P体区的另一端集中堆积情况，从而来提高该MOS半导体导通后的稳定性。

公开(公告)号：CN118899341A

公开(公告)日：2024-11-05

申请号：CN202410960928.8

申请日：2024-07-17

Applicant: 北京清芯微储能科技有限公司

Inventor： 杨琦 ,  许一力

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/16 ,  H01L23/367 ,  H01L23/373

Abstract: 本发明涉及半导体器件技术领域，且公开了一种优化散热性能的SiC VDMOSFET结构，包括栅极、源极、漏极和N+衬底，所述N+衬底的内部左右两侧的上方一体成型有第二通道，所述N+衬底的上表面生长有N‑漂移区，且所述N‑漂移区的内部下方的左右两侧一体成型有第一通道，并且所述第一通道的一端与所述第二通道的一端相连通，所述N‑漂移区的内部下方开设第三通道，所述第三通道的两端分别与所述第一通道的侧面相连通；本发明中设计的SiC VDMOSFET结构，通过在器件内增加绝缘导热棒，提高了器件内部热量向外传递的效率及速率，进而降低半导体器件的热阻，提高SiC VDMOSFET结构的使用寿命。

公开(公告)号：CN110299323B

公开(公告)日：2024-11-05

申请号：CN201910221603.7

申请日：2019-03-22

Applicant: 英飞凌科技股份有限公司

Inventor： H-J.舒尔策 ,  R.鲁普 ,  F.J.桑托斯罗德里格斯

IPC: H01L21/78 ,  H01L21/683 ,  H01L29/16

Abstract: 在碳化硅中形成半导体器件。一种方法包括提供由碳化硅衬底（130）支撑的外延的碳化硅的第一层（101）；以及在第一层（101）上提供外延的碳化硅的第二层（102）；以及在第二层（102）中形成多个半导体器件（105,105‑1,105‑2,105‑3）；以及在第一层（101）处将衬底（130）与第二层（102）分离。第一层（101）包括多个孔隙。

公开(公告)号：CN118888547A

公开(公告)日：2024-11-01

申请号：CN202410944816.3

申请日：2024-07-15

Applicant: 中国科学院微电子研究所

Inventor： 李晓静 ,  段亚驰 ,  陆芃 ,  杨灿 ,  张栋 ,  高玥鹏 ,  孙一超 ,  高见头

IPC: H01L27/02 ,  H01L21/8249 ,  H01L29/16

Abstract: 本发明公开一种静电放电防护器件及其制备方法，涉及半导体技术领域，以解决难以在较小面积下对碳基器件进行静电防护的问题。所述一种静电放电防护器件包括：形成在衬底内的至少具有两个电极的硅基器件，覆盖衬底的有两个互联通孔的绝缘层，形成在绝缘层上至少有两个电极的碳基器件，以及连接硅基器件和碳基器件的互联金属。所述一种静电放电防护器件的制备方法包括：在衬底内形成硅基器件，在衬底上覆盖绝缘层，在绝缘层上形成两个互联通孔，在绝缘层上形成碳基器件，在互联通孔上形成互联金属，互联金属将碳基器件和硅基器件连接。本发明实现了在占用较小面积的前提下使用硅基器件对碳基集成电路进行静电防护的效果。

公开(公告)号：CN113097154B

公开(公告)日：2024-10-29

申请号：CN202110304159.2

申请日：2021-03-22

Applicant: 西安交通大学

Inventor： 王来利 ,  孙立杰 ,  侯震鹏 ,  赵成 ,  裴云庆 ,  杨旭 ,  甘永梅 ,  张虹

IPC: H01L23/14 ,  H01L23/31 ,  H01L25/07 ,  H01L29/16 ,  H01L29/78 ,  H02M1/00

Abstract: 本发明公开了一种双向开关功率模块及其制备方法，覆铜基板DBC的一侧表面依次设置有驱动端子、碳化硅MOSFET芯片和功率端子，碳化硅MOSFET芯片包括多个且间隔设置，多个碳化硅MOSFET芯片之间两两一组并联连接形成两个不同方向的电力电子开关，每个碳化硅MOSFET芯片的栅极和源极分别经驱动电阻与驱动端子连接，多个碳化硅MOSFET芯片设置在同一片铜基板上，源极分别与功率端子连接，形成共漏极连接。本发明具有更高的工作频率，更好的可靠性，更低的热阻及良好的电气性能。