公开(公告)号：CN119174009A

公开(公告)日：2024-12-20

申请号：CN202380039585.5

申请日：2023-06-12

Applicant: 德州仪器公司

Inventor： 李东习 ,  Q·法里德

IPC: H01L29/40 ,  H01L29/417 ,  H01L21/336 ,  H01L29/778 ,  H01L29/06 ,  H01L29/20 ,  H01L29/10

Abstract: 本文描述一种半导体装置(200)。所述半导体装置包括硅衬底层(204)。所述半导体装置包括第一半导体层，所述第一半导体层包括氮化镓层(206)，所述第一半导体层安置在所述硅衬底层上方。所述半导体装置包括第二半导体层，所述第二半导体层安置在所述第一半导体层上，所述第二半导体层包括氮化铝镓层(208)。所述半导体装置包括第一漏极接点(214)，所述第一漏极接点延伸穿过所述第二半导体层且延伸到所述第一半导体层中。

公开(公告)号：CN112585762B

公开(公告)日：2024-12-13

申请号：CN201980052432.8

申请日：2019-06-10

Applicant: 高通股份有限公司

Inventor： 陶耿名 ,  杨斌 ,  李夏

IPC: H01L29/778 ,  H01L29/40 ,  H01L29/06 ,  H01L29/36 ,  H01L29/20

Abstract: 本公开的某些方面提供了一种高电子迁移率晶体管(HEMT)。HEMT通常包括氮化镓(GaN)层(206)；以及氮化铝镓(AlGaN)层(208)，其设置在GaN层上方。HEMT还包括源电极(210)、栅电极(212)和漏电极(214)，其设置在AlGaN层上方。HEMT还包括(多个)n掺杂突起(240A，240B)，其设置在AlGaN层上方并且设置在以下至少一项之间：栅电极和漏电极、或源电极和栅电极。n掺杂突起中的每个n掺杂突起与栅电极、漏电极和源电极分开。

公开(公告)号：CN118985047A

公开(公告)日：2024-11-19

申请号：CN202380026218.1

申请日：2023-06-14

Applicant: 半导体元件工业有限责任公司

Inventor： A·V·博洛特尼科夫 ,  F·阿勒斯坦姆

IPC: H01L29/06 ,  H01L21/329 ,  H01L29/872 ,  H01L29/20 ,  H01L29/16

Abstract: 在一般方面，二极管(100)包括第一导电类型的衬底(102)、设置在衬底上并包括漂移区(120)的第一导电类型的半导体层(104)、设置在邻近漂移区的半导体层中的第二导电类型的屏蔽区(110a)以及设置在邻近屏蔽区的漂移区的第一部分中的第一导电类型的表面区(132a)。表面区的掺杂浓度大于邻近表面区的漂移区的第二部分的掺杂浓度。第二部分不包括表面区。二极管包括设置在屏蔽区的至少一部分上的肖特基材料(130)，漂移区的第一部分中的表面区；和漂移区的第二部分。

公开(公告)号：CN118969835A

公开(公告)日：2024-11-15

申请号：CN202411426119.5

申请日：2024-10-14

Applicant: 南京国盛电子有限公司 ,  南京盛鑫半导体材料有限公司

Inventor： 王明洋 ,  宋占洋 ,  仇光寅 ,  刘勇 ,  邓雪华 ,  李国鹏

IPC: H01L29/778 ,  H01L29/20 ,  H01L21/335

Abstract: 本发明公开了一种硅基AlGaN/GaN HEMT外延结构及制备方法，所述外延结构包括从下至上依次层叠的硅衬底、AlN缓冲层、阶梯AlGaN应力释放层、GaN晶种铺垫粗化层、GaN外延层、第一AlN插入层、第一C掺杂GaN层、第二AlN插入层、第二C掺杂GaN层、第三AlN插入层、无掺杂GaN沟道层、第四AlN插入层、AlGaN势垒层、GaN电容层；所述阶梯AlGaN应力释放层包括若干层Al组分摩尔含量70%‑20%的AlGaN层，各AlGaN层的Al组分摩尔含量自下而上逐层递减，且各AlGaN层的厚度自下而上逐层递增。

公开(公告)号：CN118943178A

公开(公告)日：2024-11-12

申请号：CN202411024850.5

申请日：2024-07-29

Applicant: 深圳市汇芯通信技术有限公司

Inventor： 梁帅 ,  樊永辉 ,  许明伟 ,  樊晓兵

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06 ,  H01L29/20 ,  H01L29/423

Abstract: 本发明提供一种半导体器件及其制备方法。半导体器件包括漂移层、P型调制层、电流阻挡层、沟道层、势垒层、第一沟槽、PGaN有源层、栅极、源极及漏极。P型调制层设于漂移层一侧表面的中部区域上；电流阻挡层位于P型调制层的外围；沟道层位于P型调制层和电流阻挡层背离漂移层的一侧，且沟道层覆盖P型调制层及部分电流阻挡层；第一沟槽贯穿沟道层和P型调制层；势垒层位于沟道层背离漂移层的一侧以及第一沟槽中，位于沟道层背离漂移层的一侧的势垒层与沟道层形成异质结结构；PGaN有源层位于第一沟槽中；栅极位于PGaN有源层背离漂移层的一侧；源极至少位于电流阻挡层背离漂移层一侧，并与异质结结构接触。

公开(公告)号：CN118888581A

公开(公告)日：2024-11-01

申请号：CN202410923167.9

申请日：2024-07-10

Applicant: 西安电子科技大学

Inventor： 周弘 ,  刘珮瑶 ,  张进成 ,  刘志宏 ,  党魁 ,  郝跃

IPC: H01L29/778 ,  H01L29/10 ,  H01L29/20 ,  H01L29/45 ,  H01L23/373 ,  H01L21/335

Abstract: 本发明公开了一种基于超薄AlN缓冲层和SiN欧姆接触层的GaN高电子迁移率晶体管及制作方法，主要解决现有GaN高电子迁移率器件耐压低、散热性能差、欧姆接触质量低的问题。其自下而上包括AlN单晶衬底、AlN缓冲层、GaN沟道层、AlN势垒层、SiN欧姆接触层和钝化层，SiN欧姆接触层的上部两端为源、漏电极，钝化层与AlN势垒层之间的中部设有栅脚，钝化层上表面的栅脚向左右延伸形成栅帽，栅脚与栅帽共同构成T型栅电极。本发明采用超薄且高热导率的AlN作为缓冲层和势垒层，提高了晶体管的耐压能力和散热能力，并通过采用SiN欧姆接触层，降低晶体管的欧姆接触电阻，提升其欧姆接触质量，可用作高压功率和微波射频器件。

公开(公告)号：CN118866648A

公开(公告)日：2024-10-29

申请号：CN202410512954.4

申请日：2024-04-26

Applicant: 罗伯特·博世有限公司

Inventor： 程渤 ,  C·图费尔 ,  J·巴林豪斯

IPC: H01L21/02 ,  H01L29/06 ,  H01L29/20

Abstract: 本发明涉及用于减少氮化镓(GaN)器件变形的方法和结构。提供了用于减少氮化镓(GaN)半导体器件的工艺和最终变形的方法和结构。该方法包括在半导体基材的至少一个表面上形成至少一个多层结构。通过在半导体基材的至少一个表面上施加至少第一非晶层来形成多层结构，第一非晶层具有第一热膨胀系数(CTE)，并且在第一非晶层上施加第二非晶层，第二非晶层具有不同于第一热膨胀系数的第二热膨胀系数。

公开(公告)号：CN118825013A

公开(公告)日：2024-10-22

申请号：CN202410720362.1

申请日：2024-06-05

Applicant: 四川大学 ,  西安空间无线电技术研究所

Inventor： 王策 ,  卢萍 ,  程飞 ,  黄卡玛 ,  朱铧丞 ,  杨阳 ,  张逸群 ,  王颖

IPC: H01L27/06 ,  H01L21/8252 ,  H01L29/778 ,  H01L29/20

Abstract: 本发明公开了基于零开启GaAs HEMT的整流器，整流器的晶圆包括依次层叠连接的n+AlGaAs势垒层、未掺杂AlGaAs隔离层、GaAs缓冲层和衬底，所述n+AlGaAs势垒层的上表面左右两侧设置有GaAs帽层。本发明的器件能够实现超低输入功率‑30dBm附近的高效率整流，实现高效率的超低微波射频能量收集系统，同时解决了MOS的外加栅控电压耗电远大于系统接收功率的负功率转化问题。

公开(公告)号：CN118782465A

公开(公告)日：2024-10-15

申请号：CN202410855593.3

申请日：2024-06-27

Applicant: 中环领先半导体科技股份有限公司

Inventor： 黄飞 ,  谢路肖 ,  吴秀秀 ,  王彦君 ,  陈海波

IPC: H01L21/205 ,  H01L29/20 ,  H01L29/04 ,  H01L29/06

Abstract: 本申请公开了一种外延片及其制备方法，涉及半导体制造技术领域。外延片的制备方法，包括：在位于反应腔内的衬底上形成外延结构，外延结构包括沟道层；在生长沟道层的过程中，向反应腔内通入镓源和氮源，反应腔的温度为1025～1070℃；反应腔的压力为200～400mbar；镓源具有第一流量Q1，氮源具有第二流量Q2，满足：500≤Q2/Q1≤5000。本申请通过控制反应腔的温度和压力以及镓源与氮源的流量比制备得到的外延片中的沟道层具有更优的晶体质量及更低的深能级缺陷密度，从而提高了外延片的性能。

公开(公告)号：CN112038396B

公开(公告)日：2024-10-15

申请号：CN202010960821.5

申请日：2020-09-14

Applicant: 上海芯元基半导体科技有限公司

Inventor： 郝茂盛 ,  袁根如 ,  张楠

IPC: H01L29/06 ,  H01L29/20 ,  H01L21/329 ,  H01L29/872

Abstract: 本发明提供一种氮化镓肖特基二极管及其制备方法，通过MOCVD法形成锥形氮化镓层凸起及氮化镓层，锥形氮化镓层凸起的掺杂浓度大于氮化镓层，且锥形氮化镓层凸起与氮化镓层形成缺陷合拢区，使得缺陷集中化；在采用腐蚀液剥离生长衬底的过程中可在缺陷合拢区形成凹槽，通过绝缘层的填充形成缺陷隔离结构，使得缺陷钝化，且缺陷合拢区在垂向上的投影完全位于缺陷隔离结构内，从而在垂向上通过缺陷隔离结构切断载流子的传输路径；进一步的，锥形氮化镓层凸起可将载流子聚集到锥顶进行传输，使得电流导流，且可避开载流子从边缘缺陷合拢区通过；本发明可获得高耐压及具有良好防漏电特性的氮化镓肖特基二极管，从而可提高器件性能。