公开(公告)号：CN115528170A

公开(公告)日：2022-12-27

申请号：CN202210051032.9

申请日：2022-01-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈姿妤 ,  赖昕钰 ,  石昇弘 ,  张富宸 ,  涂国基

IPC: H01L49/02 ,  H01L27/11502

Abstract: 提供了一种半导体装置及其制造方法。该方法包括在基板上沉积铁电层；进行第一游离物理沉积制程以在铁电层上沉积上电极层；图案化上电极层为上电极；以及图案化铁电层为铁电元件，位于上电极下方。

公开(公告)号：CN115527982A

公开(公告)日：2022-12-27

申请号：CN202210301642.X

申请日：2022-03-24

Applicant: 南亚科技股份有限公司

Inventor： 王茂盈 ,  黄则尧

IPC: H01L23/522 ,  H01L23/64 ,  H01L49/02

Abstract: 本公开提供一种电容器、具有该电容器的半导体元件以及该电容器的制备方法。该半导体元件具有多个存储器胞，该等存储器胞的其中至少一个包括一电容器的。该电容器具有一第一电极，包含氮化钛并设置在一基底上；一介电膜，设置在该第一电极上；一多层膜，设置在该介电膜上；以及一第二电极，包含氮化钛并设置在该多层膜上。该电容器的制备方法包括形成包含氮化钛的该第一电极在该基底上；形成一介电膜在该第一电极上；形成该多层膜在该介电膜上；以及形成包含氮化钛的该第二电极在该多层膜上。

公开(公告)号：CN115513199A

公开(公告)日：2022-12-23

申请号：CN202210555757.1

申请日：2022-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗司宪 ,  刘哲宏 ,  蔡子中

IPC: H01L27/01 ,  H01L27/13 ,  H01L49/02

Abstract: 本揭示案各种实施例是针对一种集成晶片与其形成的方法。集成晶片包括基板以及覆于基板上的电阻器。电阻器包括第一金属氮化物结构、与第一金属氮化物结构间隔开的第二金属氮化物结构、以及配置于第一金属氮化物结构与第二金属氮化物结构之间的金属结构。集成晶片还包括第一介电结构，配置在基板及电阻器上方。

公开(公告)号：CN115485837A

公开(公告)日：2022-12-16

申请号：CN202180031086.2

申请日：2021-03-26

Applicant: 株式会社村田制作所

Inventor： 山口阳平 ,  村濑泰弘 ,  斯特凡·布维耶

IPC: H01L27/01 ,  H01L27/06 ,  H01L49/02 ,  H01L29/94

Abstract: RC网络部件(101)包括基板(102)，在基板(102)的一侧(102a)的表面处设置有具有薄膜顶部电极部分(107)的电容器。低欧姆半导体基板(102)被掺杂成对RC网络部件的电阻贡献5％或更少。通过提供通过绝缘层(110)与顶部电极部分(107)间隔开的接触板(109)以及绝缘层(110)中的开口(111)中的一组一个或更多个桥接接触部(108)来控制与电容器串联的电阻。桥接接触部将顶部电极部分(107)和接触板(109)电互连。可以通过对桥接接触部(8)的数目的适当选择来设置不同的电阻值。通过在开口(111)的外围周围的绝缘层(110)中设置厚度减小部分(112a、112b)来减少开口(111)的外围处的温度集中。

公开(公告)号：CN115458682A

公开(公告)日：2022-12-09

申请号：CN202210039191.7

申请日：2022-01-13

Applicant: 华邦电子股份有限公司

Inventor： 高场裕之

IPC: H01L49/02 ,  H01L27/108

Abstract: 本发明提供一种半导体装置及其制造方法。半导体装置包括着陆垫以及设置于着陆垫上且与着陆垫电性连接的电容器。电容器包括圆柱形底电极、介电层以及顶电极。圆柱形底电极设置于着陆垫上且与着陆垫接触，其中圆柱形底电极的内表面包括多个凸部，且圆柱形底电极的外表面包括多个凹部。介电层共形地设置在圆柱形底电极的内表面及外表面上，且覆盖圆柱形底电极的多个凸部及多个凹部。顶电极共形地设置在圆柱形底电极的内表面及外表面上方的介电层上。

公开(公告)号：CN115050737B

公开(公告)日：2022-12-06

申请号：CN202210964612.7

申请日：2022-08-12

Applicant: 常州承芯半导体有限公司

Inventor： 邹道华 ,  高谷信一郎 ,  刘昱玮 ,  黄仁耀

IPC: H01L27/06 ,  H01L49/02

Abstract: 一种半导体结构及其形成方法。所述半导体结构包括：衬底，所述衬底包括第一区域；两个以上的电容结构，所述两个以上的电容结构之间并联连接，且在所述第一区域上沿垂直于所述衬底的方向依次层叠设置，其中，至少一个电容结构的顶部边缘区域设置有保护层，所述保护层用于覆盖所述电容结构的顶部边缘区域，减少上方金属层的电流流至所述电容结构的边缘区域。采用上述方案，可以在不增加器件面积的情况下，增大半导体结构中电容结构的容量，并且可以提高电容结构的可靠性。

公开(公告)号：CN115425026A

公开(公告)日：2022-12-02

申请号：CN202211117407.3

申请日：2022-09-14

Applicant: 长江存储科技有限责任公司

Inventor： 邓先春 ,  马红霞

IPC: H01L27/108 ,  H01L21/8242 ,  H01L49/02

Abstract: 本公开实施例提供了一种半导体结构及其制备方法、存储器装置、系统，半导体结构的制备方法包括：在半导体基底上形成若干交替层叠设置的第一材料层和第二材料层；形成贯穿第一材料层和第二材料层的第一凹槽，第一凹槽将层叠设置的第一材料层和第二材料层划分为多个子堆叠结构；从第一凹槽去除每个第一材料层的至少部分，形成多个支撑柱；每一支撑柱包括多个沿半导体基底的厚度方向间隔排布的堆叠层和用于支撑多个堆叠层的一个或多个支撑结构，支撑结构在预设平面的正投影的投影面积小于堆叠层在预设平面的正投影轮廓的投影面积，预设平面与所述半导体基底的厚度方向垂直；利用支撑柱，形成存储结构。

公开(公告)号：CN112825319B

公开(公告)日：2022-11-25

申请号：CN201911147222.5

申请日：2019-11-21

Applicant: 长鑫存储技术有限公司

Inventor： 吴秉桓

IPC: H01L27/08 ,  H01L27/108 ,  H01L49/02

Abstract: 本申请涉及一种电容阵列制备方法、电容阵列和半导体存储结构。其中，制备方法包括：在衬底上形成牺牲层和覆盖牺牲层的格架结构层；刻蚀格架结构层和牺牲层，形成暴露出衬底的电容孔阵列；在电容孔的内壁形成下电极层；刻蚀格架结构层形成开口，通过开口去除牺牲层，并形成切割槽，切割槽将电容孔阵列切割为至少两个子区域并切断各子区域之间的格架结构层的连接；在电容孔内形成电容介质层和上电极层，上电极层通过电容介质层与下电极层隔离。通过形成切割槽，将格架结构层切割为多个小区域，避免电容孔形变，由此提高器件的电性性能。

公开(公告)号：CN111276462B

公开(公告)日：2022-11-25

申请号：CN202010105118.6

申请日：2020-02-20

Applicant: 电子科技大学

Inventor： 皮畅庭 ,  邓至贤 ,  钱慧珍 ,  罗讯

IPC: H01L23/522 ,  H01L49/02

Abstract: 本申请实施例公开了一种片上电容器及通信系统，所述片上电容器包括外圈堆叠金属组件和内圈堆叠金属组件，所述外圈堆叠金属组件和内圈堆叠金属组件互不相连，所述外圈堆叠金属组件用于将所述内圈堆叠金属组件屏蔽，所述外圈堆叠金属组件和内圈堆叠金属组件分别为所述片上电容器的两个电极。采用本申请实施例所提供的技术方案，可以在常规集成电路生产工艺下实现高品质因数的片上电容器，且降低相邻电容器之间的耦合干扰。

公开(公告)号：CN115377288A

公开(公告)日：2022-11-22

申请号：CN202211058543.X

申请日：2022-08-30

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 孙孝翔 ,  遇寒 ,  黄景丰 ,  杨继业 ,  冯钰彧

IPC: H01L49/02

Abstract: 本发明提供了一种深沟槽结构的形成方法。所述方法包括：在所述晶圆的第一表面上形成沟槽内壁上沉积多层材料层，以通过所述多层材料层之间的相反应力抵消所述沟槽中填充的材料层对所述晶圆的应力作用。在本发明实施例中，利用低压化学气相沉积法(LPCVD)在热氧化层表面上沉积两层以上多晶硅作为多层材料层，且多层材料层中至少有一对材料层具有相反应力，多层材料层的应力相互作用以抵消所述沟槽中填充的不同材料层对所述晶圆的应力作用，使衬底曲率半径的绝对值大于100m，以防止晶圆过于翘曲而产生的晶圆破裂、对准性能不稳定、光刻精度变差以及吸不住晶圆、难以吸附固定等诸多问题的出现，从而调高产品产出率及良率。