单支路RRAM电阻网络的阻抗匹配电路及方法

    公开(公告)号:CN119652284B

    公开(公告)日:2025-04-22

    申请号:CN202510176271.0

    申请日:2025-02-18

    Abstract: 本发明涉及集成电路技术领域,提供一种单支路RRAM电阻网络的阻抗匹配电路及方法,其中,单支路RRAM电阻网络的阻抗匹配电路,包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块,其特征在于,所述正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块均包括RRAM电阻网络结构;所述正极阻抗校准模块包括精确匹配电阻、开关管、后级比较器及所述RRAM电阻网络结构;负极阻抗校准模块包括精确匹配电阻、开关管、后级比较器及所述RRAM电阻网络结构;用户阻抗校准模块包括开关管及RRAM电阻网络结构。本发明对阻抗匹配的电阻网络进行电路简化,节省芯片面积占用,且节约电路功耗。

    一种开关电容补偿相位的高线性度自偏置数控衰减器

    公开(公告)号:CN119853640A

    公开(公告)日:2025-04-18

    申请号:CN202411895666.8

    申请日:2024-12-23

    Abstract: 本发明公开了一种开关电容补偿相位的高线性度自偏置数控衰减器,包括:射频信号输入端口Rfin、射频信号输出端口Rfout、数字控制电平V1、数字控制电平V2、参考路径串联晶体管组、第一衰减路径串联晶体管组、第二衰减路径串联晶体管组、第一衰减电阻Rs、第二衰减电阻RP1、第三衰减电阻RP2、第一晶体管和第二晶体管,通过第一晶体管和第二晶体管的关断寄生电容进行相位补偿,利用偏压电阻在晶体管两端产生等效负偏压来提高线性度,无需额外的负电压产生电路,降低了功耗。

    一种抗混滤波器的通带群延迟优化方法

    公开(公告)号:CN119743117A

    公开(公告)日:2025-04-01

    申请号:CN202411744280.7

    申请日:2024-11-30

    Abstract: 本发明一种抗混滤波器的通带群延迟优化方法,属于数字信号处理技术领域。方法通过将全通数字滤波器与抗混叠低通滤波器级联实现特定群延迟的抗混滤波器,利用最小相位系统的群延迟、倒谱系数和幅频特性之间的数学关系来设计全通滤波器,以实现线性相位的低阶数抗混滤波器,获得滤波器的权系数,再将所得滤波器权系数写入DSP数字信号处理器中,对等时间采样的振动数据进行实时抗混滤波处理时,能够满足等角度重采样的抗混需求,保障阶次分析的准确性和实时性。

    多路1T1R电阻网络的阻抗校准电路及其阻抗校准方法

    公开(公告)号:CN119652283A

    公开(公告)日:2025-03-18

    申请号:CN202510173789.9

    申请日:2025-02-18

    Abstract: 本发明涉及集成电路技术领域,提供一种多路1T1R电阻网络的阻抗校准电路及其阻抗校准方法,其中,一种多路1T1R电阻网络的阻抗校准电路,包括正极阻抗校准模块、负极阻抗校准模块、用户阻抗校准模块及DCI调节模块,其特征在于,所述正极阻抗校准模块、负极阻抗校准模块及用户阻抗校准模块中均包含多路的RRAM网络结构;所述RRAM网络结构中具有多个支路RRAM结构组成;所述支路RRAM结构由多个改进RRAM单元组成,其中,所述改进RRAM单元由一个晶体管与一个RRAM单元串联组成。本发明可以在阻抗校准电路中,降低电阻分布的复杂性,且提高电路对于各种阻抗校准算法的适应性。

    信号源中实现降低功率输出误差的校准数据应用处理的方法、装置、处理器及可读存储介质

    公开(公告)号:CN119363257A

    公开(公告)日:2025-01-24

    申请号:CN202411232579.4

    申请日:2024-09-04

    Inventor: 张永杰

    Abstract: 本发明涉及一种信号源中实现降低功率输出误差的校准数据应用处理的方法,包括以下步骤:设置功率;判断是否大于最大功率,如果是,则设置功率限制到最大功率;否则设置数字衰减器,对数字衰减器进行校准;判断是否需要设置步进衰减器,如果是,则设置步进衰减器,对步进衰减器进行校准;否则,判断是否需要设置模拟衰减器,如果是,则设置模拟衰减器,对模拟衰减器进行校准;否则,输出功率。采用了本发明的信号源中实现降低功率输出误差的校准数据应用处理的方法、装置、处理器及其计算机可读存储介质,降低了模拟衰减器和步进衰减器的误差,同时获取到了当前信号源实际的最大功率,不仅降低了信号功率的输出误差,还使得校准数据应用变得简单。

    一种线性相频特性有限冲激响应滤波器优化实现方法

    公开(公告)号:CN119363070A

    公开(公告)日:2025-01-24

    申请号:CN202411352738.4

    申请日:2024-09-26

    Abstract: 本申请属于线性相频特性有限冲激响应滤波器优化设计技术领域,具体涉及一种线性相频特性有限冲激响应滤波器优化实现方法,利用割集重定时原理,对有限冲激响应滤波器结构进行进一步优化,以缩短关键路径,提高系统吞吐率,并充分利用乘法器资源结构特点,将部分加法运算以乘法器预加功能实现,减少加法资源消耗,从而有效减少有限冲激响应滤波器的资源消耗,同时进行模块化优化,充分利用每个模块的内部延时,复用模块内部延时,能够减少延时资源消耗,便于模块化实现,更适合工程实现,尤其适合用FPGA实现。

    基于FPGA参数化滤波器的方法、装置、电子设备及存储介质

    公开(公告)号:CN119254188A

    公开(公告)日:2025-01-03

    申请号:CN202411380438.7

    申请日:2024-09-30

    Abstract: 本申请提供了基于FPGA参数化滤波器的方法、装置、电子设备及存储介质,应用于通信技术领域,根据滤波器系数的个数动态生成对应数量的乘法器,实现了滤波器的灵活配置;将滤波器系数通过输入端口依次输入到对应的乘法器中,使得滤波器系数可以根据需求灵活调整;再利用移位寄存模块对滤波信号进行多级处理,并将处理后的信号依次输入到乘法器中,实现了滤波器的级联结构,每级处理后的滤波信号与对应的滤波器系数同时进行乘积运算,提高了计算效率,对乘积结果进行加权计算,得到最终的滤波数据,这种设计大大提高了滤波器的通用性和灵活性,使得同一个滤波器模块可以应用于不同的场景,从而减少了开发时间和成本。

Patent Agency Ranking