公开(公告)号：CN2884696Y

公开(公告)日：2007-03-28

申请号：CN200520047221.0

申请日：2005-12-05

Applicant: 凯明信息科技股份有限公司

Inventor： 单鸣

IPC: H03M13/29 ,  H03M13/00

Abstract: 本实用新型提供了一种用于Turbo码译码器中的归一化装置，包括：初始前向路径度量和后向路径度量计算单元；第一加法器，输入相对于译码器输入信号的偏移量和外附信息的偏移量，输出上述两偏移量总和；第二加法器，接收来自所述度量计算单元的当前前向路径度量和后向路径度量和来自第一加法器的偏移量总和，输出路径度量和偏移量总和之和；最小值选择器，接收来自第二加法器的一组输出路径度量和偏移量总和之和，选择其中的最小值；减法器，接收来自第二加法器的输出路径度量和偏移量总和之和以及来自最小值选择器的最小值，输出前向路径度量和后向路径度量。使得运算位数大大下降，参加运算的所有变量都是正数，简化运算的复杂度。

公开(公告)号：CN214707679U

公开(公告)日：2021-11-12

申请号：CN202121293024.2

申请日：2021-06-09

Applicant: 南京宁麒智能计算芯片研究院有限公司

Inventor： 李丽 ,  沈思睿 ,  宋文清 ,  傅玉祥 ,  何书专 ,  陈健

IPC: H03M13/29

Abstract: 本实用新型公开一种基于MAP算法的卷积Turbo码译码器，属于通信领域硬件实现技术领域。针对现有技术中存在的CTC译码器不便在高频集成、无法兼容不同的交织标准、对卷积Turbo码的衔尾比特特性支持不好等问题，本实用新型设置数据交织单元对通过配置的图样对数据流交织/解交织；训练单元在译码时并行训练分支度量；推理单元根据分支度量推理外信息。本实用新型采用自适应并行度，在有限存储的情况下平衡窗口大小与分块的长度，确保通信硬件系统中的性能和精度要求；同时在计算单元中使用交替式流水线迭代方法，降低计算资源开销与译码延时。

公开(公告)号：CN119210468B

公开(公告)日：2025-05-02

申请号：CN202411296772.4

申请日：2024-09-18

Applicant: 北京科技大学

Inventor： 唐汉琦 ,  刘雯丽 ,  孙奇福

IPC: H03M13/11 ,  H03M13/29

Abstract: 本公开涉及数据处理技术领域，尤其涉及一种数据编码方法、装置、存储介质及电子设备。该方法包括：获取编码数据，编码数据包括多个编码数据包，编码数据是基于预设编码矩阵和编码参数对待编码数据进行编码得到的，预设编码矩阵中的每一编码系数均为预设扩展域中的扩展域元素，预设扩展域为根据待编码数据所在的应用场景确定的扩展域；基于预设扩展域，将预设编码矩阵中的编码系数转化为二元矩阵；根据编码参数和二元矩阵，构造FPGA中对应的脉动阵列，以便基于脉动阵列对多个待编码数据包进行并行编码。通过该方法，实现了基于扩展域矩阵表示的编码查表算法在FPGA上的设计，可以利用FPGA并行完成多个待编码数据包编码计算。

公开(公告)号：CN119865193A

公开(公告)日：2025-04-22

申请号：CN202510345070.9

申请日：2025-03-24

Applicant: 中国科学院国家空间科学中心

Inventor： 顾雪晨 ,  范亚楠 ,  闫毅 ,  李雪

IPC: H03M13/23 ,  H03M13/29

Abstract: 本发明属于空间通信及卫星通信技术领域，尤其涉及一种高码率卷积码的最大后验概率译码方法及系统。该方法包括：将接收的高码率卷积码字软信息转换为对数似然比信息；在Trellis图上进行前向信息的更新；在Trellis图上进行后向信息的更新；根据更新后的前向信息和后向信息，计算所有Trellis分支的边信息；根据每个分支的边信息，得到每个输入比特的对数似然后验概率信息；通过对每个输入比特的对数似然后验概率信息的判决，得到最终译码输出。采用本发明的方法可降低CCSDS高码率卷积码的误比特率。

公开(公告)号：CN119865191A

公开(公告)日：2025-04-22

申请号：CN202411833997.9

申请日：2024-12-13

Applicant: 中国电子科技集团公司第五十四研究所

Inventor： 乔健 ,  张金波 ,  宋志群 ,  刘丽哲 ,  王斌 ,  国晓博 ,  焦利彬 ,  宋祥宇 ,  王皓月 ,  巩乃成 ,  张延洞 ,  张豪 ,  庞亚闪 ,  杜昊阳

IPC: H03M13/13 ,  H03M13/29

Abstract: 本发明公开了一种针对PAC码的低复杂度Fano译码方法，涉及无线通信信道编码领域。本发明在已知接收PAC码的索引、对数似然比、信道状态的前提下，对其中的冻结比特和信息比特分别进行译码判决，实时更新总路径度量，根据总路径度量，选择是否进行回溯，以及具体回溯流程，最终得到接收PAC码对应的译码结果。本发明对回溯操作进行了全新的优化，并对回溯阈值进行了新的界定，在不让算法纠错性能降低较大的前提下有效降低了Fano译码算法的复杂度。

公开(公告)号：CN119817040A

公开(公告)日：2025-04-11

申请号：CN202380062694.9

申请日：2023-09-01

Applicant: LG电子株式会社

Inventor： 金奉会

IPC: H03M13/29 ,  H03M13/13 ,  H03M13/23 ,  H03M13/00 ,  H04L1/00 ,  H04L1/1867

Abstract: 该通信装置可以将卷积预编码应用于比特序列，对卷积预编码的比特序列进行极化编码，并发送该比特序列。当用于卷积预编码的极化编码器的大小为2N时，预定值被映射到长度为2N的比特序列中的前N个比特索引当中的最后m个比特索引，该比特序列是用于卷积预编码的输入，并且信息块的比特值被映射到剩余(2N‑m)个比特索引当中的K个比特索引。

公开(公告)号：CN119790597A

公开(公告)日：2025-04-08

申请号：CN202280099344.5

申请日：2022-08-25

Applicant: 三菱电机株式会社

Inventor： 吉田刚

IPC: H03M13/25 ,  H03M13/29

Abstract: 将纠错编码装置构成为具有：异或运算部(3)，其从排列有作为多个多值调制符号各自的标签的多个信息比特串的帧中，取得作为各个多值调制符号的标签的多个信息比特串，运算关于作为各个多值调制符号的标签的多个信息比特的异或；以及软判决纠错编码部(4)，其通过对异或运算部(3)的多个异或运算结果进行软判决纠错编码，生成软判决纠错冗余比特。

公开(公告)号：CN114337690B

公开(公告)日：2025-04-04

申请号：CN202011082681.2

申请日：2020-10-12

Applicant: 瑞昱半导体股份有限公司

Inventor： 王凤翔 ,  蒲俊玮

IPC: H03M13/29

Abstract: 本申请公开一种数据译码电路以及数据译码方法。数据译码电路包含数据重组电路接收经由咬尾卷积码技术编码的编码数据，以依序辨识编码数据的第一未知位区段、已知位区段以及第二未知位区段，进一步依序衔接第二未知位区段与第一未知位区段为待译码数据。译码电路根据维特比算法及至少一已知位信息，对待译码数据进行译码产生译码结果，其中译码结果包含依序对应第二未知位区段与第一未知位区段的第二已译码位区段以及第一已译码位区段。数据还原电路依序衔接第一已译码位区段、对应已知位区段的已知译码位区段以及第二已译码位区段，产生译码数据。

公开(公告)号：CN113169747B

公开(公告)日：2025-04-04

申请号：CN201980080922.9

申请日：2019-10-22

Applicant: 交互数字专利控股公司

Inventor： O·E·盖尔 ,  奥努尔·沙欣

IPC: H03M13/29 ,  H03M13/15

Abstract: 提供了用于编码/解码QD‑DTS‑PrCC的方法、装置、系统、架构和接口。所述解码方法包括：确定数据流的第一传输中所包括的输入比特的数量kTS以及所述数据流中的所述第一传输中所包括的所述输入比特中的第一比特；确定编码比特块(EBB)的数量，所述EBB中的每一者包含所述数据流的先前传送的传送片段(TS)的任何数量个数据块，所述数据块中的每一者具有kTS比特的比特长度；根据用于索引多个EBB的DTS索引方法，选择所述数量的EBB用于编码所述传输的QD‑DTS‑PrCC分量码字(QDCC)；生成包括TS、虚拟片段(VS)和rc个奇偶校验比特的所述QDCC，其中所述QD‑DTS‑PrCC的维度至少为2；以及将所计算的所述QDCC的TS提取到输出EBB。

公开(公告)号：CN119728010A

公开(公告)日：2025-03-28

申请号：CN202311295265.4

申请日：2023-09-28

Applicant: 华为技术有限公司

Inventor： 黄沁辉 ,  杨小玲 ,  马会肖 ,  黄科超

IPC: H04L1/00 ,  H03M13/29 ,  H03M13/09 ,  H03M13/15

Abstract: 本申请实施例公开了一种数据处理方法及相关装置。具体地，对于经过外码编码的第一数据流，还将对第一数据流进行内码编码得到包括至少一个内码码字的第二数据流。其中，内码编码采用的是GF(28)纠错2个比特的扩展BCH编码，内码码字包括119个信息比特和17个校验比特共136个比特，17个校验比特包括1个比特的CRC扩展校验位。也就是说，本申请实施例采用的是纠错能力2个比特的单比特扩展BCH(136,119)编码。现有400G ZR场景下，外码编码与内码编码之间的数据填充以及卷积交织都是以119个比特为颗粒度实现的，因此，本申请实施例提供的内码编码方案在兼容400G ZR场景的同时还提升了级联编码的性能。