Invention Publication
- Patent Title: SOC芯片的debug时钟域电路
- Patent Title (English): Debug clock domain circuit of SOC chip
-
Application No.: CN201610111615.0Application Date: 2016-02-29
-
Publication No.: CN105760321APublication Date: 2016-07-13
- Inventor: 廖裕民 , 陈云鹰
- Applicant: 福州瑞芯微电子股份有限公司
- Applicant Address: 福建省福州市鼓楼区软件大道89号18号楼
- Assignee: 福州瑞芯微电子股份有限公司
- Current Assignee: 瑞芯微电子股份有限公司
- Current Assignee Address: 福建省福州市鼓楼区软件大道89号18号楼
- Agency: 福州市鼓楼区京华专利事务所
- Agent 彭龙
- Main IPC: G06F13/38
- IPC: G06F13/38

Abstract:
本发明提供一种SOC芯片的debug时钟域电路,包括超高速CPU系统、高速debug系统、中速系统以及低速debug系统四个时钟域;所述超高速CPU系统包括多核cpu和cache电路,运行频率为全芯片最高;所述高速debug系统负责将cpu高速运行过程中的大量debug数据实时导出;所述中速系统是芯片中的主要总线和外部设备控制电路;所述低速debug系统主要负责debug过程中的配置动作;且所述时钟域之间的信号连接均是通过处于时钟域边界的异步桥进行连接。
Public/Granted literature
- CN105760321B SOC芯片的debug时钟域电路 Public/Granted day:2019-08-13
Information query