Invention Grant
- Patent Title: 形成半导体结构的方法
-
Application No.: CN201610446468.2Application Date: 2008-10-23
-
Publication No.: CN105870003BPublication Date: 2019-08-13
- Inventor: 余振华 , 邱奕杭 , 杨淑婷 , 许志成 , 傅竹韵 , 林正堂
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹市
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹市
- Agency: 隆天知识产权代理有限公司
- Agent 张浴月; 李玉锁
- Priority: 12/048,119 2008.03.13 US
- Main IPC: H01L21/265
- IPC: H01L21/265 ; H01L21/336 ; H01L29/78 ; H01L29/165

Abstract:
本发明公开一种形成半导体结构的方法,该方法包括:提供一半导体基底;形成一栅极介电层于该半导体基底上,其中该半导体基底与该栅极介电层的一侧壁具有一接合点;形成一栅极电极于该栅极介电层上;形成一掩模层于该半导体基底与该栅极电极上,其中邻接该接合点的该掩模层的一第一部份至少薄于远离该接合点的该掩模层的一第二部份;在形成该掩模层的步骤之后,执行一环形/口袋注入以引进一环形/口袋掺杂物进入该半导体基底;以及在该环形/口袋注入后,移除该掩模层。其发明可以降低源极/漏极与源极/漏极延伸区电阻与降低价电子带到传导带的漏电流。
Public/Granted literature
- CN105870003A 形成半导体结构的方法 Public/Granted day:2016-08-17
Information query
IPC分类: