Invention Grant
- Patent Title: 具有自我对准间隙壁的半导体结构及其制作方法
-
Application No.: CN201510407826.4Application Date: 2015-07-13
-
Publication No.: CN106356299BPublication Date: 2021-04-13
- Inventor: 许智凯 , 洪裕祥 , 傅思逸 , 郑志祥
- Applicant: 联华电子股份有限公司
- Applicant Address: 中国台湾新竹市新竹科学工业园区
- Assignee: 联华电子股份有限公司
- Current Assignee: 联华电子股份有限公司
- Current Assignee Address: 中国台湾新竹市新竹科学工业园区
- Agency: 北京市柳沈律师事务所
- Agent 陈小雯
- Main IPC: H01L21/336
- IPC: H01L21/336 ; H01L29/78

Abstract:
本发明公开一种具有自我对准间隙壁的半导体结构及其制作方法,该制作方法包含首先提供一基材,至少二栅极结构设置于基材上,位于各个栅极结构之间的基材曝露出来,然后形成一氧化硅层覆盖曝露的基材,形成一含氮材料层覆盖各个栅极结构和氧化硅层,然后蚀刻含氮材料层形成一第一自我对准间隙壁于各个栅极结构的一侧壁,并且曝露出部分的氧化硅层,其中各个侧壁相对,移除曝露的氧化硅层以形成一第二自我对准间隙壁,其中第一自我对准间隙壁和第二自我对准间隙壁于该基材上定义出一凹槽,最后形成一接触插塞于凹槽中。
Public/Granted literature
- CN106356299A 具有自我对准间隙壁的半导体结构及其制作方法 Public/Granted day:2017-01-25
Information query
IPC分类: