Invention Grant
- Patent Title: 形成集成电路的方法
-
Application No.: CN201810457817.XApplication Date: 2018-05-14
-
Publication No.: CN109755119BPublication Date: 2021-04-13
- Inventor: 程仲良 , 陈彦羽
- Applicant: 台湾积体电路制造股份有限公司
- Applicant Address: 中国台湾新竹
- Assignee: 台湾积体电路制造股份有限公司
- Current Assignee: 台湾积体电路制造股份有限公司
- Current Assignee Address: 中国台湾新竹
- Agency: 北京德恒律治知识产权代理有限公司
- Agent 章社杲; 李伟
- Priority: 15/804,575 20171106 US
- Main IPC: H01L21/28
- IPC: H01L21/28 ; H01L21/8234
Abstract:
本申请提供了具有栅极结构的集成电路和形成该集成电路的方法的实例。在一些实例中，接收工件，该工件包括具有沟道区域的衬底。在沟道区域上形成栅极电介质，在栅极电介质上形成含有掺杂剂的层。将工件退火，以将掺杂剂转移到栅极电介质，以及在退火后去除层。在一些这样的实例中，在去除层之后，在栅极电介质上形成功函数层，以及在功函数层上形成填充材料以形成栅极结构。本发明还提供了形成集成电路的各种方法。
Public/Granted literature
- CN109755119A 形成集成电路的方法 Public/Granted day:2019-05-14
Information query
IPC分类:
